专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102214882B1 동적으로 동작하는 기준 회로들을 갖는 메모리 장치 有权
公开(公告)号：KR102214882B1
公开(公告)日：2021-02-10
申请号：KR1020157032203
申请日：2014-04-24
申请人： 소이텍
发明人： 테베스롤란트 , 페르랑리차드
IPC分类号： G11C7/04 , G11C7/06 , G11C7/08 , G11C7/14 , G11C11/4091 , G11C11/4099
摘要： 본발명은반도체메모리장치에관한것으로서반도체메모리장치는, 메모리어레이에서선택된메모리셀들로부터감지된데이터를독출하기위한적어도하나의감지증폭기회로(SAi), 적어도하나의기준회로(RSAj)로서각각의기준회로(RSAj)는감지증폭기회로(SAi)의레플리카이고기준회로(RSAj)가물리적출력양을출력(OUTj)을통해서전달하는그러한출력(OUTj)을가지는적어도하나의기준회로(RSAj), 각각의감지증폭기회로(SAi) 및각각의기준회로(RSAj)에조정신호(REG)를제공하는조정네트워크를포함하고, 조정신호(REG)는시간및/또는공간에서물리적출력양의평균으로부터유도되고, 조정네트워크는기준회로(RSAj)의각각의출력(OUTj)의물리적양들및 목표평균값을가산하도록구성된제어부(CU)를포함하고, 제어부는가산합에기초하여조정신호(REG)를전달하고, 조정신호(REG)는각각의정규감지증폭기회로(SAi) 및각각의기준회로(RSAj)에입력된다.

2. 发明授权

KR101783873B1 데이터 감지를 위한 반도체 메모리 장치 有权
标题翻译：半导体存储设备用于数据检测
公开(公告)号：KR101783873B1
公开(公告)日：2017-10-11
申请号：KR1020100099034
申请日：2010-10-12
申请人： 삼성전자주식회사
发明人： 김수아 , 박철우 , 황홍선 , 유학수
IPC分类号： G11C11/4091 , G11C11/4099 , G11C7/12 , G11C7/06 , G11C8/08
CPC分类号： G11C11/4091 , G11C11/4099
摘要： 본발명에따른반도체메모리장치는, 쌍을이루는비트라인과비트라인바에각각데이터를저장하는메모리셀과, 메모리셀과유사한구조를갖고기준전압을제공하는기준전압발생유닛이연결되고서로상보적으로동작한다. 아울러, 비트라인과비트라인바는프리차지모드에서전원전압또는접지전압레벨로차지되어있으며, 메모리셀과기준전압발생유닛의플레이트라인은분리되어있다. 이로인해, 메모리셀의플레이트라인은고정된전압레벨을유지하지만, 기준전압발생유닛의플레이트라인은액티브모드에서전압레벨이변동되어용량성커플링을유도한다. 이로인해별도의기준전압발생회로의추가없이데이터감지를가능하게하고, 아울러접지전압또는전원전압레벨로의프리차지가가능하여 1V 이하의전원전압동작이가능하게한다.
摘要翻译：根据本发明的半导体存储器件包括用于在一对位线和位线条中存储数据的存储器单元以及具有与存储器单元的结构相似并提供参考电压的结构的参考电压生成单元，它的工作。另外，位线和位线条在预充电模式下占据电源电压或地电压电平，并且存储单元的板线和参考电压生成单元分开。结果，存储单元的板线保持固定的电压电平，但参考电压生成单元的板线在活动模式中在电压电平上波动以感生电容耦合。因此，可以在不添加单独的参考电压产生电路的情况下感测数据，并且可以预充电到接地电压或电源电压电平，使得可以操作1V或更少的电源电压。

3. 发明公开

KR1020090045696A 반도체 메모리 장치 无效
公开(公告)号：KR1020090045696A
公开(公告)日：2009-05-08
申请号：KR1020070111643
申请日：2007-11-02
申请人： 에스케이하이닉스 주식회사
发明人： 공용호 , 이은석
IPC分类号： G11C11/4074 , G11C11/4099
CPC分类号： G11C5/025 , G11C5/14 , G11C7/1048
摘要： 본 발명은 주변영역 매립웰과 코어영역 매립웰 간 설계 규칙상 이격 거리를 제거하여 전체 면적을 줄일 수 있는 반도체 메모리 장치를 제공한다. 이를 위해, 본 발명에 따른 반도체 메모리 장치는 다수개의 셀을 포함하는 코어 영역의 구성 요소가 설치된 코어영역 매립웰 및 코어 영역 매립웰과의 최소 이격 거리 제한을 제거하기 위해 코어영역 매립웰과 동일한 고전압을 벌크 바이어스 전압으로 인가받는 주변영역 매립웰을 포함하는 것을 특징으로 한다. 따라서, 본 발명은 로컬 데이터 라인을 프리차지하기 위한 프리차지 회로 및 중계기 내 모스(PMOS) 트랜지스터의 벌크 바이어스 전압을 바꾸고 낮은 문턱 전압을 가지는 모스 트랜지스터로 구성하는 방법으로 반도체 메모리 장치의 전체 면적을 줄이고 전체 회로 내 내부 회로의 배치를 용이하게 할 수 있다.
반도체, 고전압, 프리차지 회로, 로컬 데이터 라인, 매립웰

4. 发明公开

KR1020080060031A 반도체 장치의 전류저감회로 有权
标题翻译：半导体器件的电流减少电路
公开(公告)号：KR1020080060031A
公开(公告)日：2008-07-01
申请号：KR1020060134089
申请日：2006-12-26
申请人： 에스케이하이닉스 주식회사
发明人： 박상일 , 이병철
IPC分类号： G11C11/4074 , G11C5/14 , G11C11/4091 , G11C11/4099
CPC分类号： G11C11/4074 , G11C5/144 , G11C5/147 , G11C7/06 , G11C11/4091 , G11C29/022 , G11C29/025 , G11C2207/2227 , H03K19/0175
摘要： A current reduction circuit of a semiconductor device is provided to reduce a leakage current through a bridge generation part in a standby mode, when a bridge is generated between a bit line and a word line for a specific cell in the semiconductor device. An enable signal generation part outputs an enable signal in correspondence to a cell block having a bridge between a word line and a bit line. An isolation control part(200) operates by being enabled by the enable signal, and outputs a first control signal to isolate a sense amplifier array and the cell block with the bridge periodically in a standby mode, in response to a periodic signal enabled with a fixed period.
摘要翻译：当在半导体器件中的特定单元的位线和字线之间产生桥时，提供半导体器件的电流减小电路，以减少在待机模式下通过桥接产生部分的漏电流。使能信号生成部件对应于具有字线和位线之间的桥的单元块输出使能信号。隔离控制部分（200）通过使能信号使能而工作，并输出第一控制信号，以便在待机模式下周期性地隔离感测放大器阵列和具有桥的单元块，响应于使能了固定期

5. 发明公开

KR1020070040242A 반도체 메모리 장치 无效
公开(公告)号：KR1020070040242A
公开(公告)日：2007-04-16
申请号：KR1020050095701
申请日：2005-10-11
申请人： 삼성전자주식회사
发明人： 박기원
IPC分类号： G11C7/14 , G11C29/00 , G11C11/4099
摘要： 본 발명은 반도체 메모리 장치를 공개한다. 에지에 배치된 에지 비트 라인들과 워드 라인들 사이에 연결된 에지 메모리 셀들 그리고 더미 비트 라인들과 워드 라인들 사이에 연결된 에지 더미 셀들을 구비하는 에지 서브 어레이 블록과 비트 라인들과 상기 워드 라인들 사이에 연결된 메모리 셀들을 구비하는 서브 어레이 블록을 구비하는 메모리 셀 어레이와, 어드레스 신호를 입력으로 받아 제1, 제2 선택 신호를 발생하는 선택 신호 발생부와, 상기 제1 선택 신호에 응답하여 상기 에지 비트 라인들과 상기 비트 라인들 사이의 전압 차를 감지하여 증폭하고 상기 제2 선택 신호에 응답하여 상기 더미 비트 라인들과 상기 비트 라인들 사이의 전압 차를 감지하여 증폭하는 센스 증폭부를 구비한다. 따라서 제1 선택 신호에 응답하여 에지 비트 라인이, 제2 선택 신호에 응답하여 더미 비트라인이 선택적으로 동작하게 하여 에지 메모리 셀과 에지 더미 셀을 메모리 셀과 같이 리드, 라이트 할 수 있도록 하며, 테스트 모드에서 에지 메모리 셀과 에지 더미 셀을 메모리 셀과 동일한 환경에서 테스트 할 수 있도록 한다.

6. 发明授权

KR100642104B1 반도체 기억 장치 및 반도체 기억 장치의 독출 방법 失效
标题翻译：半导体存储器件和半导体存储器件读出方法
公开(公告)号：KR100642104B1
公开(公告)日：2006-11-10
申请号：KR1020057003980
申请日：2003-02-18
申请人： 후지쯔 가부시끼가이샤
发明人： 나가이겐지 , 가와모토사토루
IPC分类号： G11C11/407 , G11C11/4099
摘要： 본 발명에 의하면, 회로 면적을 작게 하면서 항상 고속으로 데이터를 출력한다. 보조 셀 어레이(2)는 메모리 셀 어레이(1)의 비트선 어드레스가 증가하는 쪽의 워드선에 연속하여 마련된다. 보조 셀 어레이(2)에는 다음 워드선 어드레스의 최초의 비트선 어드레스(Y0)에서부터 소정의 비트선 어드레스까지의 메모리 셀의 데이터가 기억된다. Y-어드레스 드라이버(4)는 데이터의 복수 동시 독출 범위가 메모리 셀 어레이(1)의 마지막 비트선 어드레스(Yn)에서부터 다음 워드선 어드레스의 최초의 비트선 어드레스(Y0)까지인 경우, 데이터를 마지막 비트선 어드레스(Yn)에 연속하는 보조 셀 어레이(2)부터 독출한다.

7. 发明公开

KR1020150064950A 반도체 메모리 장치 审中-实审
标题翻译：半导体存储器件
公开(公告)号：KR1020150064950A
公开(公告)日：2015-06-12
申请号：KR1020130149909
申请日：2013-12-04
申请人： 에스케이하이닉스 주식회사
发明人： 구기봉
IPC分类号： G11C11/4094 , G11C11/4099
CPC分类号： G11C8/12 , G11C5/025 , G11C7/02 , G11C7/14 , G11C11/4099
摘要： 오픈비트라인구조를가지는반도체메모리장치에관한것으로, 오픈비트라인구조를가지는반도체메모리장치에있어서, 로컬데이터라인을공유하는단위메모리뱅크에포함되며, 예정된로우어드레스에의하여서로구분되는다수의메모리매트, 및상기다수의메모리매트사이에배치되는적어도하나의더미매트를구비하는반도체메모리장치가제공된다.
摘要翻译：本发明涉及具有开放位线结构的半导体存储器件。提供了包括多个存储器垫的半导体存储器件，其包括在共享本地数据线的单元存储体中，以及布置在多个存储器垫之间的至少一个虚拟衬垫。

8. 发明公开

KR1020110084756A 백 바이어스 전압의 리플 노이즈를 줄이는 반도체 메모리 장치 및 그 구동 방법 有权
标题翻译：用于减少背偏电压纹波噪声的半导体存储器件及其方法
公开(公告)号：KR1020110084756A
公开(公告)日：2011-07-26
申请号：KR1020100004482
申请日：2010-01-18
申请人： 삼성전자주식회사
发明人： 이범섭 , 전영현 , 황상준
IPC分类号： G11C11/4074 , G11C11/4063 , G11C11/407 , G11C11/4076 , G11C11/408 , G11C11/4099 , H01L27/02 , G11C7/22 , G11C8/08 , G11C8/14
CPC分类号： G11C7/02 , G11C7/222 , G11C8/08 , G11C8/14 , G11C11/4076 , G11C11/4085 , G11C11/4099 , H01L27/0207 , H01L27/10852 , H01L27/10897 , G11C11/4074 , G11C11/4063 , G11C11/407
摘要： PURPOSE: A semiconductor memory device for reducing a ripple noise of back-bias voltage and method thereof are provided to reduce charge flowing into a back bias voltage by delaying the transition point of a sub word line enable signal later than the transition point of a first word line driving signal. CONSTITUTION: In a semiconductor memory device for reducing a ripple noise of back-bias voltage and method thereof, a word line driving circuit enables a sub word line to a first voltage. The word line driving circuit disables the sub word line of an unselected memory cell to by second and third voltage. A delay logic circuit changes the transition point of the sub word line enable signal. The delay logic circuit controls the charge of the sub word line flowing into the second voltage to be increased.
摘要翻译：目的：提供一种用于减小背偏电压的纹波噪声的半导体存储器件及其方法，用于通过延迟比第一（a）的转变点更短的子字线使能信号的转变点来减少流向背偏压的电荷字线驱动信号。构成：在用于降低背偏电压的纹波噪声的半导体存储器件中及其方法，字线驱动电路使得子字线能够达到第一电压。字线驱动电路通过第二和第三电压来禁止未选择的存储单元的子字线。延迟逻辑电路改变子字线使能信号的转变点。延迟逻辑电路控制流入第二电压的子字线的电荷增加。

9. 发明授权

KR101038983B1 리던던시부를 갖춘 메모리 장치 失效
标题翻译：带冗余部分的存储器
公开(公告)号：KR101038983B1
公开(公告)日：2011-06-03
申请号：KR1020050056293
申请日：2005-06-28
申请人： 에스케이하이닉스 주식회사
发明人： 최홍석
IPC分类号： G11C7/14 , G11C11/4099
摘要： 본 발명의 리던던시부를 갖춘 메모리 장치는 인접하는 메모리 셀 어레이내의 리던던시부를 상호 이용할 수 있도록 하여 리던던시 효율을 개선시킬 수 있다.

10. 发明公开

KR1020090061608A 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 有权
标题翻译：用于存储器件的组合失真估计和错误校正编码
公开(公告)号：KR1020090061608A
公开(公告)日：2009-06-16
申请号：KR1020087028793
申请日：2007-05-10
申请人： 애플 인크.
发明人： 살비오피르 , 솜메르나프탈리 , 메이스로스아리엘 , 소콜로프도탄
IPC分类号： G11C11/4099 , G11C16/28 , G11C29/00
CPC分类号： G06F11/1072
摘要： A method for operating a memory device (24) includes encoding data using an Error Correction Code (ECC) and storing the encoded data as first analog values in respective analog memory cells (32) of the memory device. After storing the encoded data, second analog values are read from the respective memory cells of the memory device in which the encoded data were stored. At least some of the second analog values differ from the respective first analog values. A distortion that is present in the second analog values is estimated. Error correction metrics are computed with respect to the second analog values responsively to the estimated distortion. The second analog values are processed using the error correction metrics in an ECC decoding process, so as to reconstruct the data.
摘要翻译：一种用于操作存储器件（24）的方法包括使用纠错码（ECC）对数据进行编码，并将编码数据作为第一模拟值存储在存储器件的相应模拟存储单元（32）中。在存储编码数据之后，从其中存储有编码数据的存储器件的相应存储单元读取第二模拟值。至少一些第二模拟值与各自的第一模拟值不同。估计存在于第二模拟值中的失真。响应于估计的失真，相对于第二模拟值计算误差校正度量。使用ECC解码处理中的纠错度量来处理第二模拟值，以重构数据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式