专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR1019960008133B1 반도체장치와 그 제작방법 失效
公开(公告)号：KR1019960008133B1
公开(公告)日：1996-06-20
申请号：KR1019930001669
申请日：1993-02-05
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 야마자끼순페이 , 마세아키라 , 히로키마사아키 , 다케무라야스히코 , 장홍용 , 우오치히데키
IPC分类号： H01L27/146
CPC分类号： H01L27/124 , G02F2001/136245 , G09G2300/0823 , H01L27/1214 , H01L29/4908 , H01L29/66757 , H01L29/78618 , Y10S148/161 , Y10S148/163
摘要： A wiring formed on a substrate is oxidized and the oxide is used as a mask for forming source and drain impurity regions of a transistor, or as a material for insulating wirings from each other, or as a dielectric of a capacitor. Thickness of the oxide is determined depending on purpose of the oxide. In a transistor adapted to be used in an active-matrix liquid-crystal display, the channel length, or the distance between the source region and the drain region, is made larger than the length of the gate electrode taken in the longitudinal direction of the channel. Offset regions are formed in the channel region on the sides of the source and drain regions. No or very weak electric field is applied to these offset regions from the gate electrode.

2. 发明授权

KR100202277B1 반도체장치와 그 제조방법 失效
标题翻译：具有倾斜的半导体器件和形成倾斜的方法
公开(公告)号：KR100202277B1
公开(公告)日：1999-06-15
申请号：KR1019950023417
申请日：1995-07-31
申请人： 가부시끼가이샤 도시바
发明人： 쓰치아키마사카쓰
IPC分类号： H01L21/76
CPC分类号： H01L27/10844 , H01L21/26586 , H01L21/3065 , H01L21/3086 , H01L21/76229 , H01L27/1087 , H01L27/10894 , H01L27/11 , H01L27/118 , Y10S148/05 , Y10S148/161
摘要： A method of forming trenches in a material surface comprises forming a mask pattern having two windows, bombarding the surface with ions at such an angle that they impinge on the material surface (10) through the first window (36-37) but not the second (31-35) and etching to form two trenches having different profiles as a result of ion impingement through one window only. Also claimed is a method as above of forming a semiconductor memory device where peripheral circuits are formed in the trenches having tapered profiles where ions had impinged, and array regions are formed in the narrow vertical trenches where they did not, the trenches being isolation trenches.

3. 发明授权

KR100126801B1 반도체 장치의 배선 형성방법 失效
标题翻译：半导体器件的金属化方法
公开(公告)号：KR100126801B1
公开(公告)日：1998-04-02
申请号：KR1019930029052
申请日：1993-12-22
申请人： 삼성전자주식회사
发明人： 김재우 , 김준 , 김진홍
IPC分类号： H01L21/28
CPC分类号： H01L21/76804 , Y10S148/161
摘要： A forming method of metal wires which can entirely remove by-products such as polymer generating at the time of etching process is disclosed. The method comprises the steps of: forming a conductive layer(21) by depositing a conducting material containing Al such as pure aluminum, Al-Si-Cu alloy or Al-Si-Ti alloy; forming an insulating layer(22) on the conductive layer(21) by PECVD(plasma enhanced CVD); forming an open window(25) by etching the insulating layer(22) using a PR pattern(23) to define the window; over-etching the resultant structure to form tapered window; and forming a metal wire(29) on the resultant structure. Thereby, it is possible to improve an yield and a reliability removing entirely by-products.
摘要翻译：公开了一种金属线的形成方法，其可以完全除去蚀刻工艺时产生的聚合物等副产物。该方法包括以下步骤：通过沉积含有Al的导电材料形成导电层（21），例如纯铝，Al-Si-Cu合金或Al-Si-Ti合金; 通过PECVD（等离子体增强CVD）在导电层（21）上形成绝缘层（22）; 通过使用PR图案（23）蚀刻绝缘层（22）来形成窗口（25）以限定窗口; 过蚀刻所得结构以形成锥形窗; 以及在所得结构上形成金属线（29）。由此，可以提高完全副产品的产率和可靠性。

4. 发明授权

KR1019910006093B1 반도체 장치의 제조방법 失效
标题翻译：半导体器件的制造方法
公开(公告)号：KR1019910006093B1
公开(公告)日：1991-08-12
申请号：KR1019880008039
申请日：1988-06-30
申请人： 삼성반도체통신주식회사
发明人： 김남윤 , 박시춘
IPC分类号： H01L21/223 , H01L21/30
CPC分类号： H01L21/02129 , H01L21/022 , H01L21/02271 , H01L21/31111 , H01L21/31625 , H01L21/76804 , Y10S148/042 , Y10S148/161
摘要： A method for forming a phosphor silicate glass (PSG) layer on a semiconductor substrate (50) containing semiconductor elements comprises forming first to third PSG films (51,52,53) sequentially by a chemical vapor deposition (CVD) process while varyign the P concentration to increase gradually from the substrate towards the top surface of the PSG layer; and heat-treating the PSG films (51,52,53) to redistribute the P concentration. The method gives smooth edge profiles on etching and avoids the cutoff of the other layers to improve the quality and yield rate of the semiconductor device.
摘要翻译：在包含半导体元件的半导体衬底（50）上形成磷硅玻璃（PSG）层的方法包括通过化学气相沉积（CVD）工艺依次形成第一至第三PSG膜（51,52,53），同时改变P 浓度从衬底逐渐增加到PSG层的顶表面; 并对PSG膜（51,52,53）进行热处理以重新分配P浓度。该方法在蚀刻时提供平滑的边缘轮廓，并避免其他层的切割以提高半导体器件的质量和产率。

5. 发明授权

KR100204691B1 자체-정렬된 접촉부 구조 제조 공정 失效
标题翻译：形成自对准接触结构的方法
公开(公告)号：KR100204691B1
公开(公告)日：1999-07-01
申请号：KR1019910013627
申请日：1991-08-07
申请人： 모토로라 솔루션즈, 인크.
发明人： 마이클피.우 , 토마스씨.멜리 , 웨인제이.레이 , 웨인엠.폴슨 , 켄트제이.쿠퍼
IPC分类号： H01L23/52
CPC分类号： H01L21/76897 , H01L21/76885 , H01L24/11 , Y10S148/105 , Y10S148/161
摘要： 자체-정렬된 접촉부는 다중-층 반도체 디바이스상에서 형성된다. 한 형태에 있어서, 전도 부재는 기판물질 위에서 형성되며, 제1절연층은 기판물질과 전도 부재 위에서 침전된다. 물질막은 제1절연층상에서 침전되고, 접촉부가 만들어지는 영역에서 희생 플러그를 형성하도록 패턴화한다. 제2절연층은 디바이스상에서 침전되고 상기 디바이스는 실질적으로 평면화된다. 제2절연층은 희생 플러그를 노출시키도록 역으로 에칭된다. 제1 및 2절연층이 변경되지 않도록 상기 희생 플러그는 디바이스를 선택적으로 에칭함으로써 제거된다. 디바이스의 비등방성 에칭은 접촉부가 만들어지는 기판물질의 영역을 노출시키도록 동시에 전도 부재의 모서리를 따라 측면벽부 스페이서를 형성하도록 수행된다. 전도층은 디바이스상에서 침전되어 자체-정렬된 접촉부를 형성한다.

6. 发明授权

KR100192629B1 반도체장치의 제조방법 失效
标题翻译：具有拉伸隔离区的半导体器件及其制造方法
公开(公告)号：KR100192629B1
公开(公告)日：1999-06-15
申请号：KR1019940035333
申请日：1994-12-20
申请人： 가부시끼가이샤 도시바
发明人： 고이케히데토시 , 이시마루가즈나리 , 고조보리히로시 , 마츠오카후미토모
IPC分类号： H01L21/784
CPC分类号： H01L21/76232 , H01L21/762 , Y10S148/05 , Y10S148/161 , Y10S438/911
摘要： 본 발명은, 매립소자분리영역의 에지부분에서의 전계의 집중을 완화할 수 있는 매립소자분리영역의 형성방법을 제공하는 것이다.
본 발명에 있어서는, 실리콘 기판(11)상에 제1산화막(12)과 다결정 실리콘막(13)및 제2산화막(14)을 순차 형성하고, 실리콘 기판(11)에 매립소자분리영역으로 되는 도랑부(16)를 형성한다. 제1산화막(12)을 사이드 에칭한 후, 열산화법을 이용하여 제3산화막(17)을 형성한다. 그 산화시에 실리콘 기판(11)의 코너가 둥그렇게 된다. 다음에, 도랑부(16)에 제4산화막(18)을 매립하고, 그 후 에치백을 실시하여 매립소자분리영역을 형성한다.

7. 发明公开

KR1019960009107A 반도체장치와 그 제조방법 失效
标题翻译：半导体装置及其制造方法
公开(公告)号：KR1019960009107A
公开(公告)日：1996-03-22
申请号：KR1019950023417
申请日：1995-07-31
申请人： 가부시끼가이샤 도시바
发明人： 쓰치아키마사카쓰
IPC分类号： H01L21/76
CPC分类号： H01L27/10844 , H01L21/26586 , H01L21/3065 , H01L21/3086 , H01L21/76229 , H01L27/1087 , H01L27/10894 , H01L27/11 , H01L27/118 , Y10S148/05 , Y10S148/161
摘要： 본발명은 1개의반도체칩안에작은디바이스를분리하기위한수직트렌치와, 큰디바이스를분리하기위한경사된트렌치를함께설치하고, 또한복잡하고고가인처리를필요로하지않고이것을얻는것을목적으로하는것으로, 반도체기판(10)에적어도 2종류의다른폭의윈도우를갖는레지스트패턴을형성하고, 이온빔의조사각도를선택함으로써불소이온이좁은윈도우(31~35)는통과하지않고, 넓은윈도우(36, 37)를통과하여기관에충돌하도록하고, 다음에기판을이방성에칭하면폭이좁은윈도우사이의기판영역은에칭되어수직인트렌치(51~55)가되고, 폭이넓은윈도우사이의기판영역은주입된에챈트·이온을갖는영역을포함해서선택적으로에칭되어경사한트렌치(56, 57)가된다.
摘要翻译：本发明的目的在于提供安装垂直沟槽，并且所述沟槽的斜面的大设备，用于小型设备在一个半导体芯片的分离隔离一起，并且也获得此而不需要复杂且昂贵的过程在半导体基板10中，至少两种类型的形成具有不同宽度的窗口的抗蚀剂图案时，氟离子是窄窗口（31-35）通过选择的离子束的照射角度，而不穿过，一个大窗口（36， 37）使通过时，并在发动机上撞击，衬底后的各向异性蚀刻是之间的基板区域的窄窗口宽度之间蚀刻的衬底区域，并且垂直于所述沟槽（51至55），一个大的窗口宽度被植入并且被选择性地蚀刻以包括倾斜沟槽56和57，包括具有蚀刻剂离子的区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式