专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020070029147A 주파수 분주기 无效
标题翻译：频率分配器
公开(公告)号：KR1020070029147A
公开(公告)日：2007-03-13
申请号：KR1020067018510
申请日：2005-03-04
申请人： 엔엑스피 비 브이
发明人： 리나에르츠도미니쿠스엠더블유 , 나우타브람 , 아카무스타파
IPC分类号： H03K23/44 , H03K23/00
CPC分类号： H03K23/44 , H03K3/356121
摘要： The divider comprises a first latch 10 and a second latch 20, the second latch 20 being crossed-coupled to the first latch. The first latch 10 comprises a clock input for receiving a clock signal, and the second latch 20 comprises a latch circuit configured as a low-pass filter. ® KIPO & WIPO 2007
摘要翻译：分频器包括第一锁存器10和第二锁存器20，第二锁存器20与第一锁存器交叉耦合。第一锁存器10包括用于接收时钟信号的时钟输入，第二锁存器20包括配置为低通滤波器的锁存电路。 ®KIPO＆WIPO 2007

2. 发明公开

KR1020070000843A 쉬프트 레지스터 및 이의 구동방법 有权
标题翻译：一种移动保持器及其驱动方法
公开(公告)号：KR1020070000843A
公开(公告)日：2007-01-03
申请号：KR1020050056486
申请日：2005-06-28
申请人： 엘지디스플레이 주식회사
发明人： 김빈 , 장용호 , 조혁력 , 윤수영
IPC分类号： G09G3/36 , G02F1/133 , G11C19/00 , H03K23/44
CPC分类号： G09G3/3677 , G09G2310/0213 , G09G2310/0286 , H03K23/44
摘要： A shift register and a driving method thereof are provided to extend the lifetime of the shift register by reducing the number of stages, which are simultaneously driven by the same start pulse. A first start pulse(SP1) from a pulse generator is input to a first stage(CST1). The first start pulse is input to gate terminals of first and third NMOS(Negative Metal Oxide Semiconductor) transistors(Tr1,Tr3), which are formed in the first stage. The first and third NMOS transistors are turned on, and a first source voltage(VDD) is applied on a first node(Q) through the third NMOS transistor. The first node is charged, so that an eleventh transistor(Tr11), whose gate terminal is connected to the charged first node, is turned on. A second source voltage(VSS) is supplied to a second node(QB) through the third transistor. The second node is discharged by the second source voltage and a twelfth transistor(Tr12), whose gate terminal is connected to the second node, is turned off.
摘要翻译：提供一种移位寄存器及其驱动方法，通过减少由相同起始脉冲同时驱动的级数来延长移位寄存器的寿命。来自脉冲发生器的第一起始脉冲（SP1）被输入到第一级（CST1）。第一起始脉冲被输入到形成在第一级的第一和第三NMOS（负金属氧化物半导体）晶体管（Tr1，Tr3）的栅极端子。第一和第三NMOS晶体管导通，并且第一源极电压（VDD）通过第三NMOS晶体管施加在第一节点（Q）上。第一节点被充电，使得其栅极端子连接到充电的第一节点的第十一晶体管（Tr11）导通。第二源极电压（VSS）通过第三晶体管提供给第二节点（QB）。第二节点由第二源极电压放电，栅极端子连接到第二节点的第十二晶体管（Tr12）截止。

3. 发明公开

KR1020060079041A 쉬프트 레지스터 无效
标题翻译：移动电阻
公开(公告)号：KR1020060079041A
公开(公告)日：2006-07-05
申请号：KR1020040118609
申请日：2004-12-31
申请人： 엘지디스플레이 주식회사
发明人： 김빈 , 문수환 , 윤수영
IPC分类号： G09G3/36 , H03K5/00 , H03K23/44 , G11C19/28
CPC分类号： G09G3/3674 , G09G2310/0286 , G11C19/287 , H03K23/44
摘要： 본 발명은 쉬프트 레지스터에 관한 것이다.
본 발명의 쉬프트 레지스터는 전단 스테이지의 출력을 다음단의 스테이지에서 쉬프트시키는 쉬프트 레지스터에 있어서, 상기 스테이지 각각은, 제1 폭을 가지는 제1 펄스가 공급된 후 상기 제1 폭과 다른 제2 폭을 가지는 제2 펄스가 공급되는 듀얼 펄스를 제1 출력라인으로 출력하는 출력버퍼와; 상기 출력버퍼와 연결되며 상기 전단 스테이지 출력을 제2 출력라인을 통하여 상기 다음단 스테이지의 스타트 펄스로 공급하는 스타트 펄스 공급부와; 상기 듀얼 펄스와 상기 스타트 펄스의 공급시점을 제어하는 제어부를 구비하는 것을 특징으로 한다.

4. 发明公开

KR1020060044118A 쉬프트 레지스터 有权
标题翻译：移位寄存器
公开(公告)号：KR1020060044118A
公开(公告)日：2006-05-16
申请号：KR1020040091927
申请日：2004-11-11
申请人： 엘지디스플레이 주식회사
发明人： 김빈 , 조혁력 , 조남욱 , 전민두
IPC分类号： G09G3/36 , G11C19/28 , H03K23/44 , G02F1/13
CPC分类号： G09G3/3674 , G09G2310/0286 , G11C19/28 , H03K23/44
摘要： 본 발명은 스테이지의 노드 제어부에 구비된 제 1 노드의 충전시기와 제 2 노드의 방전시기를 서로 다르게 함으로써, 상기 제 1 노드의 충전시 출력되는 스캔펄스의 왜곡을 방지할 수 있는 쉬프트 레지스터에 관한 것으로, 제 1 노드 및 제 2 노드의 충전/방전 상태를 제어하는 노드 제어부와, 상기 제 1 노드 및 제 2 노드의 충전/방전 상태에 따라, 스캔펄스 및 제 1 전압원 중 어느 하나를 선택적으로 출력하여 액정패널의 게이트 라인들에 인가하는 출력부로 이루어진 다수개의 스테이지를 구비한 쉬프트 레지스터에 있어서, 상기 각 스테이지의 제 1 노드의 충전시점과 제 2 노드의 방전시점이 서로 다른 것이 특징이다.
액정표시장치, 쉬프트 레지스터, 스캔펄스, 노드, 방전, 충전

5. 发明授权

KR101389120B1 펄스 신호 출력 회로 및 시프트 레지스터 有权
标题翻译：脉冲信号输出电路和移位寄存器
公开(公告)号：KR101389120B1
公开(公告)日：2014-04-25
申请号：KR1020127025119
申请日：2011-02-03
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 토요타카코헤이
IPC分类号： H03K3/356 , H03K19/0175 , H03K19/0944 , H03K23/44
CPC分类号： H03K19/0013 , G11C19/184 , G11C19/28 , H03K19/096 , H03K23/44
摘要： 본 발명은, 안정적으로 동작할 수 있는 펄스 신호 출력 회로 및 그것을 포함하는 시프트 레지스터를 제공하는 것을 과제의 하나로 한다.
개시하는 발명의 일 양태의 펄스 신호 출력 회로는 출력 단자와 접속하는 노드를 구성하는 트랜지스터의 채널 길이를, 출력 단자로서 기능하는 트랜지스터의 채널 길이보다 크게 한다. 이것에 의해, 이 노드로부터의 전류의 리크를 억제하여, 장기간에 걸쳐 안정적으로 전위를 보유하는 것이 가능하게 되어, 펄스 신호 출력 회로의 오작동을 방지할 수 있다.

6. 发明公开

KR1020140035960A 분주 회로 및 분주 회로를 이용한 반도체 장치 审中-实审
标题翻译：使用相同的分路电路和半导体器件
公开(公告)号：KR1020140035960A
公开(公告)日：2014-03-24
申请号：KR1020137034410
申请日：2012-05-08
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 후지타마사시 , 마에하시유키오
IPC分类号： H03K23/00 , H03K21/00 , H03K21/14 , H03K23/44
CPC分类号： H03K3/356156 , H03K21/023 , H03K23/44 , H03K23/52
摘要： 소비 전력이 적고 점유 면적이 작은 반도체 장치를 제공한다. 플립플롭 회로에 포함되는 트랜지스터로서, 채널에 대해 산화물 반도체를 포함하는 트랜지스터를 사용함으로써, 트랜지스터수가 적고, 소비 전력이 적고, 점유 면적이 작은 분 주 회로를 실현한다. 또한, 상기 분주 회로를 사용함으로써, 동작이 안정되고 신뢰성이 높은 반도체 장치를 실현할 수 있다.

7. 发明授权

KR101261309B1 카운터회로 및 보호회로 有权
标题翻译：计数器电路和保护电路
公开(公告)号：KR101261309B1
公开(公告)日：2013-05-07
申请号：KR1020117011786
申请日：2009-11-24
申请人： 미쓰미덴기가부시기가이샤
发明人： 타케다,타카시
IPC分类号： H03K23/58 , H03K23/00
CPC分类号： H03K23/662 , H03K23/44 , H03K23/58
摘要： 간단한회로구성으로지연시간을전환할수 있는카운터회로를제공한다. 카운터회로는초단의플립플롭에는발진기로부터클록이입력신호로서공급되고, 초단이후의각단의플립플롭에는전단의 Q출력이입력신호로서공급되는, 종속접속된복수단의플립플롭을포함하고, 상기복수단의플립플롭의전부또는일부에모드신호가공급되고, 상기모드신호가통상지연모드를지시할때 상기복수단의플립플롭의각각은공급되는상기입력신호를 1/2분주하여 Q출력으로서출력하고, 상기모드신호가지연단축모드를지시할때 상기모드신호가공급된각단의플립플롭은공급되는상기입력신호를그대로통과시켜 Q출력으로서출력하는것을특징으로한다.

8. 发明公开

KR1020110039019A 소수배 타입의 주파수 분주기 失效
标题翻译：分数分频器
公开(公告)号：KR1020110039019A
公开(公告)日：2011-04-15
申请号：KR1020090096275
申请日：2009-10-09
申请人： 한국과학기술원
发明人： 이상국 , 김승진
IPC分类号： H03K21/00 , H03K23/64
CPC分类号： H03K21/38 , H03K23/44 , H03K23/662
摘要： PURPOSE: A fractional frequency divider is provided to perform a rapid operation through a static logic circuit by using a TSPC(True Single Phase Clock) D-flip flop having a relatively high speed. CONSTITUTION: The inputs of a DFF#1(110) and a DFF#2 are connected to a VDD. An OR gate(130) makes all the inputs of the DFF#1 and the DFF#2 be in a low level. The OR gate sends a High as output, and a multiplexer(170) connects an NANDout(160) to an R and R_bar corresponding to a node having a reset function. The R and R_bar are a reset switch connected to the DFF#1, the DFF#2, DFF#3, and DFF#4.
摘要翻译：目的：提供一个分数分频器，通过使用具有相对较高速度的TSPC（True Single Phase Clock）D触发器，通过静态逻辑电路执行快速操作。构成：DFF＃1（110）和DFF＃2的输入端连接到VDD。或门（130）使得DFF＃1和DFF＃2的所有输入都处于低电平。 OR门发送High作为输出，并且多路复用器（170）将NANDout（160）连接到对应于具有复位功能的节点的R和R_bar。 R和R_bar是连接到DFF＃1，DFF＃2，DFF＃3和DFF＃4的复位开关。

9. 发明公开

KR1020110024201A 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR1020110024201A
公开(公告)日：2011-03-09
申请号：KR1020090082099
申请日：2009-09-01
申请人： 에스케이하이닉스 주식회사
发明人： 박정훈
IPC分类号： G11C11/407 , H03L7/087
CPC分类号： H03K23/44 , G06F1/08 , G06F1/12 , G11C7/222 , H03L7/085
摘要： PURPOSE: A semiconductor device is provided to generate the phase of a multi phase frequency dividers in order by determining whether a plurality of multi phase frequency dividers are reversed or not response to a division control signal. CONSTITUTION: A clock input portion(200) receives a system clock and a data clock. A clock divider(220) divides frequency of data clock. The clock divider generates a plurality of multi phase frequency dividers. The clock divider determines whether the phase of the multi phase frequency dividers is reversed or not. A first phase detector(240) detects the phase of a system clock. A first phase detector decides the level of the division control signal.
摘要翻译：目的：提供一种半导体器件，用于通过确定多个多相分频器是否被反转还是不响应于分频控制信号来产生多相分频器的相位。构成：时钟输入部分（200）接收系统时钟和数据时钟。时钟分频器（220）对数据时钟的频率进行分频。时钟分频器产生多个多相分频器。时钟分频器确定多相分频器的相位是否相反。第一相位检测器（240）检测系统时钟的相位。第一相位检测器决定分频控制信号的电平。

10. 发明公开

KR1020100025687A 무선통신 시스템용 주파수 분주기 및 이의 구동방법 有权
标题翻译：用于无线通信系统的频率分配器及其驱动方法
公开(公告)号：KR1020100025687A
公开(公告)日：2010-03-10
申请号：KR1020080084336
申请日：2008-08-28
申请人： 전자부품연구원
发明人： 원광호 , 문연국 , 신현철 , 김승수
IPC分类号： H03D7/12 , H03K21/17
CPC分类号： H03K21/026 , H03K23/44
摘要： PURPOSE: A frequency divider for a wireless communication system and a driving method thereof are provided to control power consumption and an operation speed by controlling an operation point of a plurality of TSPC D-flip flops. CONSTITUTION: A body bias voltage generator(110) generates a body bias voltage and is comprised of a PMOS body bias voltage and an NMOS body bias voltage. The operation points of flip flops(122) are determined according to the body bias voltage. A divider(120) generates an output signal by dividing the frequency of an input signal into N frequencies. The flip flop includes a PMOS logic and an NMOS logic. The PMOS logic includes a plurality of PMOS transistors. The NMOS logic includes a plurality of NMOS transistors.
摘要翻译：目的：提供一种用于无线通信系统的分频器及其驱动方法，以通过控制多个TSPC D-触发器的操作点来控制功耗和操作速度。构成：体偏置电压发生器（110）产生体偏置电压并且包括PMOS体偏置电压和NMOS体偏置电压。触发器（122）的操作点根据体偏置电压来确定。分频器（120）通过将输入信号的频率除以N个频率来产生输出信号。触发器包括PMOS逻辑和NMOS逻辑。 PMOS逻辑包括多个PMOS晶体管。 NMOS逻辑包括多个NMOS晶体管。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式