专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150030182A 반도체 디바이스 제조 방법 및 반도체 디바이스 有权
标题翻译：制造半导体器件的方法和半导体器件
公开(公告)号：KR1020150030182A
公开(公告)日：2015-03-19
申请号：KR1020140120383
申请日：2014-09-11
申请人： 인피니언 테크놀로지스 아게
发明人： 피셔토마스 , 아렌스카르스텐 , 슈멘안드레 , 소즈카다미안
IPC分类号： H01L27/04 , H01L23/60
CPC分类号： H01L27/0248 , H01L21/288 , H01L21/7685 , H01L21/78 , H01L21/784 , H01L23/4827 , H01L23/495 , H01L23/522 , H01L23/544 , H01L23/562 , H01L24/05 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/83 , H01L24/94 , H01L24/98 , H01L2223/5446 , H01L2224/04026 , H01L2224/05082 , H01L2224/05124 , H01L2224/05166 , H01L2224/05647 , H01L2224/0569 , H01L2224/2746 , H01L2224/2747 , H01L2224/291 , H01L2224/29111 , H01L2224/29118 , H01L2224/29139 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/2916 , H01L2224/29164 , H01L2224/29166 , H01L2224/2919 , H01L2224/32245 , H01L2224/48247 , H01L2224/94 , H01L2924/00014 , H01L2924/01022 , H01L2924/01026 , H01L2924/01028 , H01L2924/01029 , H01L2924/0103 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01079 , H01L2924/10252 , H01L2924/10253 , H01L2924/10272 , H01L2924/1032 , H01L2924/10329 , H01L2924/10335 , H01L2924/10337 , H01L2924/1037 , H01L2924/12042 , H01L2924/1431 , H01L2224/27 , H01L2924/0781 , H01L2924/014 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 다양한 실시예에 따라, 반도체 디바이스 제조 방법은, 반도체 가공물을 제공하는 단계 - 반도체 가공물의 제1 측면에는 디바이스 영역을 포함하고, 반도체 가공물의 기계적 안정성은 적어도 하나의 백 엔드 프로세스(back end process)를 손상 없이 견뎌내기에는 불충분함 - 와, 반도체 가공물의 제1 측면에 대향하는 상기 반도체 가공물의 제2 측면 위에 적어도 하나의 도전층을 증착하는 단계 - 적어도 하나의 도전층은 적어도 하나의 백 엔드 프로세스를 손상 없이 견뎌내기에 충분하게 되도록 상기 반도체 가공물의 기계적 안정성을 증가시킴 - 를 포함할 수 있다.
摘要翻译：提供一种半导体器件的制造方法，其能够解决与制造工艺相关的诸如厚度限制的芯片厚度的问题以及最终产品的性能限制。根据本发明的各种实施例，半导体器件的制造方法包括以下步骤：提供半导体工件，其中半导体的第一侧包括器件面积，并且半导体工件的机械稳定性不足以抵抗至少一个后端过程而不损坏; 以及在所述半导体工件的与所述半导体工件的所述第一侧相对的第二侧上沉积至少一个导电层，其中所述导电层增强所述半导体工件的机械稳定性以足以抵抗所述后端工艺而不损坏。

2. 发明公开

KR1020170034285A 지그재그형 가장자리를 갖는 더미 금속 有权
标题翻译：虚拟金属与之字形边缘
公开(公告)号：KR1020170034285A
公开(公告)日：2017-03-28
申请号：KR1020150181636
申请日：2015-12-18
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 시에쳉시엔 , 첸시엔웨이 , 우치시 , 유첸후아 , 예더창 , 수리한 , 우웨이청
IPC分类号： H01L23/522 , H01L23/31 , H01L23/495 , H01L23/14 , H01L23/498 , H01L23/48
CPC分类号： H01L23/49838 , H01L23/3171 , H01L23/3192 , H01L23/498 , H01L23/49827 , H01L23/522 , H01L23/528 , H01L23/5329 , H01L23/585 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/0401 , H01L2224/05572 , H01L2224/05666 , H01L2224/05681 , H01L2224/11849 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/94 , H01L2924/10252 , H01L2924/10253 , H01L2924/10271 , H01L2924/1032 , H01L2924/10336 , H01L2924/10337 , H01L2924/10338 , H01L2924/10339 , H01L2924/10342 , H01L2924/10351 , H01L2924/14 , H01L2924/3512 , H01L2924/014 , H01L2924/00014 , H01L2224/03 , H01L2224/11
摘要： 구조물은금속패드와, 상기금속패드의가장자리부를덮는부분을갖는패시베이션층과, 상기패시베이션층위의더미금속판을포함한다. 더미금속판은내부에복수의관통개구를갖고있다. 더미금속판은지그재그형가장자리를갖는다. 유전체층은상기더미금속판위에있는제1 부분과, 제1 복수의관통개구를충전하는제2 부분과, 제1 지그재그형가장자리와접촉하는제3 부분을갖는다.
摘要翻译：该结构包括金属焊盘，具有覆盖金属焊盘边缘部分的钝化层以及钝化层的虚拟金属板。虚拟金属板中具有多个通孔。虚拟金属板具有之字形边缘。介电层具有覆盖伪金属板的第一部分，填充第一多个通孔的第二部分以及与第一锯齿形边缘接触的第三部分。

3. 发明公开

KR1020180009545A 열적 습식 산화 공법을 이용한 양자 우물의 밴드갭 제어 방법 有权
标题翻译：利用湿热氧化来控制量子阱带的方法
公开(公告)号：KR1020180009545A
公开(公告)日：2018-01-29
申请号：KR1020160091353
申请日：2016-07-19
申请人： 한국과학기술연구원
发明人： 최원준 , 김상현 , 윤예슬
IPC分类号： H01L29/12 , H01L21/02 , H01L21/324 , H01L31/0352 , H01L31/0304
CPC分类号： H01L29/122 , H01L21/02274 , H01L21/02472 , H01L21/02554 , H01L21/324 , H01L31/03046 , H01L31/035209 , H01L2924/10329 , H01L2924/10337
摘要： 양자우물(quantum well)의밴드갭(bandgap) 제어방법은, 갈륨비소(GaAs)층및 인듐갈륨비소(InGaAs)층을포함하는양자우물구조상에산화막을형성하는단계; 상기산화막상에유전체박막을형성하는단계; 및상기유전체박막을형성하는단계후에, 상기양자우물구조, 상기산화막및 상기유전체박막을열처리하는단계를포함한다. 상기양자우물의밴드갭제어방법에서는, 산화막위에서양자우물혼합(quantum well intermixing)을위한유전체의증착및 열처리가수행되므로, 실리콘(Si) 불순물이생성되거나양자우물에응력이가해지는기존의문제를해결할수 있으며, 산화막생성온도를변화시키는것에의하여밴드갭의변화정도를조절할수 있다.
摘要翻译：一种控制量子阱的带隙的方法包括：在包括砷化镓（GaAs）层和砷化铟镓（InGaAs）层的量子阱结构上形成氧化物膜; 在氧化膜上形成电介质薄膜; 并且在形成电介质薄膜的步骤之后热处理量子阱结构，氧化物膜和电介质薄膜。在控制量子阱的带隙的方法中，在氧化物膜上执行用于量子阱混合的电介质的沉积和热处理，从而在量子阱中产生硅（Si）杂质或应力的传统问题并且可以通过改变氧化膜形成温度来调整带隙的变化程度。

4. 发明公开

KR1020160063319A 선택적 에피텍시 및 컨포멀 에피텍시의 조합에 의한 ＣＭＯＳ용의 패터닝된 실리콘 기판 상의 비실리콘 디바이스 이종층들 审中-实审
标题翻译：通过选择性和合格外观组合的CMOS图案化硅基板上的非硅器件杂质
公开(公告)号：KR1020160063319A
公开(公告)日：2016-06-03
申请号：KR1020167004761
申请日：2013-09-27
申请人： 인텔 코포레이션
发明人： 고엘,니티 , 차우,로버트에스. , 카발리어로스,잭티. , 추-쿵,벤자민 , 메츠,메튜브이. , 무커지,닐로이 , 제릭,낸시엠. , 드웨이,길버트 , 라흐마디,윌리 , 라도사블예비치,마르코 , 레,반에이치. , 필라리세티,라비 , 다스굽타,산삽탁
IPC分类号： H01L29/66 , H01L29/78 , H01L21/8238
CPC分类号： H01L21/0245 , H01L21/02381 , H01L21/02461 , H01L21/02463 , H01L21/02502 , H01L21/02532 , H01L21/02543 , H01L21/02546 , H01L21/02598 , H01L21/02639 , H01L21/02647 , H01L21/823807 , H01L21/823821 , H01L21/823878 , H01L21/8252 , H01L27/0922 , H01L27/0924 , H01L29/0649 , H01L29/1054 , H01L29/16 , H01L29/165 , H01L29/20 , H01L29/205 , H01L29/66795 , H01L29/785 , H01L21/8238 , H01L29/7846 , H01L2924/10271 , H01L2924/10337 , H01L2924/13067
摘要： 얕은트렌치격리(STI) 영역들사이에형성된하나의또는한 쌍의트렌치의바닥의기판표면으로부터에피텍셜성장되는하나의핀 또는한 쌍의공동집적된 n형및 p형단결정전자디바이스핀이개시된다. 핀또는핀들은패터닝되고 STI 영역들은에칭되어 STI 영역들의에칭된상부면들위로연장되는핀 또는핀들의높이를형성한다. 핀높이는그 폭의적어도 1.5배일수 있다. 각핀의노출된측벽표면과상부면은하나이상의컨포멀에피텍셜재료로에피텍셜클래딩되어핀 상에디바이스층들을형성한다. 핀의성장에앞서, 블랭킷버퍼에피텍셜재료가기판표면으로부터성장될수 있고; STI 트렌치에서성장된핀이블랭킷층 위에형성된다. 이러한핀의형성은재료계면격자부정합으로부터의결함을감소시킨다.

5. 发明授权

KR101751621B1 지그재그형 가장자리를 갖는 더미 금속 有权
公开(公告)号：KR101751621B1
公开(公告)日：2017-06-27
申请号：KR1020150181636
申请日：2015-12-18
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 시에쳉시엔 , 첸시엔웨이 , 우치시 , 유첸후아 , 예더창 , 수리한 , 우웨이청
IPC分类号： H01L23/522 , H01L23/31 , H01L23/495 , H01L23/14 , H01L23/498 , H01L23/48
CPC分类号： H01L23/49838 , H01L23/3171 , H01L23/3192 , H01L23/498 , H01L23/49827 , H01L23/522 , H01L23/528 , H01L23/5329 , H01L23/585 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/0401 , H01L2224/05572 , H01L2224/05666 , H01L2224/05681 , H01L2224/11849 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/94 , H01L2924/10252 , H01L2924/10253 , H01L2924/10271 , H01L2924/1032 , H01L2924/10336 , H01L2924/10337 , H01L2924/10338 , H01L2924/10339 , H01L2924/10342 , H01L2924/10351 , H01L2924/14 , H01L2924/3512 , H01L2924/014 , H01L2924/00014 , H01L2224/03 , H01L2224/11
摘要： 구조물은금속패드와, 상기금속패드의가장자리부를덮는부분을갖는패시베이션층과, 상기패시베이션층위의더미금속판을포함한다. 더미금속판은내부에복수의관통개구를갖고있다. 더미금속판은지그재그형가장자리를갖는다. 유전체층은상기더미금속판위에있는제1 부분과, 제1 복수의관통개구를충전하는제2 부분과, 제1 지그재그형가장자리와접촉하는제3 부분을갖는다.

6. 发明公开

KR1020170063528A 마이크로-전사 인쇄를 위한 장치 및 방법들 审中-实审
标题翻译：用于微转印的设备和方法
公开(公告)号：KR1020170063528A
公开(公告)日：2017-06-08
申请号：KR1020177004506
申请日：2015-07-20
申请人： 엑스-셀레프린트 리미티드
发明人： 보워,크리스토퍼 , 메이틀,매튜 , 크니부르크,데이비드 , 고메즈,데이비드 , 보나페데,살바토르
IPC分类号： H01L21/52 , B41K3/04 , B41K3/12 , B41F16/00 , H01L21/3065 , H01L21/683 , H01L21/67 , H01L21/56
CPC分类号： B41F16/00 , B25J15/00 , B41F16/0046 , B41F16/006 , B41F16/0073 , B41K3/04 , B41K3/12 , H01L21/3065 , H01L21/52 , H01L21/565 , H01L21/568 , H01L21/67103 , H01L21/683 , H01L21/6835 , H01L23/293 , H01L23/3171 , H01L24/75 , H01L24/83 , H01L24/97 , H01L25/50 , H01L31/1892 , H01L2221/68318 , H01L2221/68354 , H01L2221/68368 , H01L2221/68377 , H01L2221/68381 , H01L2224/32225 , H01L2224/32245 , H01L2224/75315 , H01L2224/7598 , H01L2224/83001 , H01L2224/83011 , H01L2224/83013 , H01L2224/83024 , H01L2224/832 , H01L2224/83894 , H01L2224/83895 , H01L2924/10253 , H01L2924/1032 , H01L2924/10328 , H01L2924/10329 , H01L2924/10332 , H01L2924/10335 , H01L2924/10336 , H01L2924/10337 , H01L2924/10338 , H01L2924/1034
摘要： 일양상에서는, 목적지기판의수신표면상에반도체디바이스를어셈블링하기위한시스템및 방법이개시된다. 다른양상에서는, 토포그래픽특징들을갖는목적지기판상에반도체디바이스를어셈블링하기위한시스템및 방법이개시된다. 다른양상에서는, 반도체디바이스를인쇄하기위한중력-보조분리시스템및 방법이개시된다. 다른양상에서는, 반도체디바이스들을인쇄하기위한전사디바이스의다양한특징들이개시된다.
摘要翻译：在一个方面中，公开了一种用于在目标衬底的接收表面上组装半导体器件的系统和方法。另一方面，公开了一种用于在具有地形特征的目的板上组装半导体器件的系统和方法。另一方面，公开了一种用于印刷半导体器件的重力辅助分离系统和方法。另一方面，公开了用于印刷半导体器件的转印装置的各种特征。

7. 发明授权

KR101832340B1 방울 에피택시를 이용하여 성장된 InGaAs 양자점-고리 구조체 및 그의 제조방법 有权
标题翻译：利用液滴外延生长的InGaAs量子点环结构及其制造方法
公开(公告)号：KR101832340B1
公开(公告)日：2018-02-26
申请号：KR1020160149691
申请日：2016-11-10
申请人： 광운대학교 산학협력단
发明人： 이지훈
IPC分类号： H01L29/12 , C09K11/62 , H01L29/15 , H01L21/02 , H01L29/06 , B82Y20/00
CPC分类号： H01L29/122 , B82Y20/00 , C09K11/62 , C09K11/74 , H01L21/02601 , H01L29/0665 , H01L29/15 , H01L2924/10337
摘要： 본발명의일측면에따르면, GaAs 기판표면에인듐플럭스는 0.1(±5%)ML/s 량으로공급하여인듐액적을형성하는단계; 상기인듐액적이형성된 GaAs 기판표면에 As 밸브를 5% 개방하여 As를공급하면서 120s 동안 350℃를유지하여 InGaAs 나노결정을생성하는단계; 및상기 As 밸브를전부개방하여상기 As를공급하면서 120s 동안 350℃를유지하여상기 InGaAs 나노결정을 InGaAs 양자점-고리구조체로성장하는단계; 를포함하되, 상기 InGaAs 양자점- 고리구조체는전측에후측에형성되는제2 밸리에비하여폭이좁게형성되는제1 밸리로형성되며, 좌측에제2 InGaAs 양자점이형성되고, 우측에제2 InGaAs 양자점보다낮은높이를가지는제1 InGaAs 양자점이형성된리지를포함하는고리테두리와중앙에전, 후측이긴 타원형의고리구형태를가지는형태로성장되는것을특징으로하는 InGaAs 양자점-고리구조체제조방법이제공된다.
摘要翻译：根据本发明的一个方面，其包括：GaAs基板表面的铟通量供给铟形成液滴0.1（±5％）ML / s的量; 的5％A步骤作为开阀到与的，以保持350℃120秒，用于生成的InGaAs纳米晶体的进料形成的铟的量GaAs基板表面的区域; 该方法包括在环结构中生长 - 和通过保持350℃120秒，同时进料与所有的如打开阀由于在InGaAs InGaAs量子点的纳米晶体; 在InGaAs量子点包括，但环结构被该宽度是狭义比其在后侧到前侧形成的第二谷形成的第一谷的形成，在左侧的第二InGaAs量子点形成，并且在右侧的第二InGaAs量子点周围的环边缘和根据权利要求1所述rijireul与低高度形成的InGaAs量子点的中心比，后虽然InGaAs量子点，其特征在于，具有球形椭圆形式年轮 - 制造的环结构，该方法被提供。

8. 发明授权

KR101656142B1 반도체 디바이스 제조 방법 및 반도체 디바이스 有权
标题翻译：制造半导体器件和半导体器件的方法
公开(公告)号：KR101656142B1
公开(公告)日：2016-09-08
申请号：KR1020140120383
申请日：2014-09-11
申请人： 인피니언 테크놀로지스 아게
发明人： 피셔토마스 , 아렌스카르스텐 , 슈멘안드레 , 소즈카다미안
IPC分类号： H01L27/04 , H01L23/60
CPC分类号： H01L27/0248 , H01L21/288 , H01L21/7685 , H01L21/78 , H01L21/784 , H01L23/4827 , H01L23/495 , H01L23/522 , H01L23/544 , H01L23/562 , H01L24/05 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/83 , H01L24/94 , H01L24/98 , H01L2223/5446 , H01L2224/04026 , H01L2224/05082 , H01L2224/05124 , H01L2224/05166 , H01L2224/05647 , H01L2224/0569 , H01L2224/2746 , H01L2224/2747 , H01L2224/291 , H01L2224/29111 , H01L2224/29118 , H01L2224/29139 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/2916 , H01L2224/29164 , H01L2224/29166 , H01L2224/2919 , H01L2224/32245 , H01L2224/48247 , H01L2224/94 , H01L2924/00014 , H01L2924/01022 , H01L2924/01026 , H01L2924/01028 , H01L2924/01029 , H01L2924/0103 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01079 , H01L2924/10252 , H01L2924/10253 , H01L2924/10272 , H01L2924/1032 , H01L2924/10329 , H01L2924/10335 , H01L2924/10337 , H01L2924/1037 , H01L2924/12042 , H01L2924/1431 , H01L2224/27 , H01L2924/0781 , H01L2924/014 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 다양한실시예에따라, 반도체디바이스제조방법은, 반도체가공물을제공하는단계 - 반도체가공물의제1 측면에는디바이스영역을포함하고, 반도체가공물의기계적안정성은적어도하나의백 엔드프로세스(back end process)를손상없이견뎌내기에는불충분함 - 와, 반도체가공물의제1 측면에대향하는상기반도체가공물의제2 측면위에적어도하나의도전층을증착하는단계 - 적어도하나의도전층은적어도하나의백 엔드프로세스를손상없이견뎌내기에충분하게되도록상기반도체가공물의기계적안정성을증가시킴 - 를포함할수 있다.
摘要翻译：根据各种实施例，半导体器件的制造方法可以包括提供半导体工件，其包括在半导体工件的第一侧的器件区域，其中半导体工件的机械稳定性不足以抵抗至少一个后端工艺，而没有损坏，并且在半导体工件的与半导体工件的第一侧相对的第二侧上沉积至少一个导电层，其中至少一个导电层增加了半导体工件的机械稳定性，以足以抵抗至少一个后端程序无损坏。

9. 发明公开

KR1020160061980A 클래딩된 Ⅲ-Ⅴ족 채널 재료들에서 높은 이동도를 달성하기 위한 방법들 审中-实审
标题翻译：在III-V通道材料中实现高移动性的方法
公开(公告)号：KR1020160061980A
公开(公告)日：2016-06-01
申请号：KR1020167004461
申请日：2013-09-27
申请人： 인텔 코포레이션
发明人： 드웨이,길버트 , 멧쯔,매튜브이. , 무커지,닐로이 , 차우,로버트에스. , 라도사블예비치,마르코 , 필라리세티,라비 , 추-쿵,벤자민
IPC分类号： H01L29/78 , H01L29/205 , H01L29/778 , H01L29/20
CPC分类号： H01L29/7786 , H01L29/1054 , H01L29/205 , H01L29/66462 , H01L29/66795 , H01L29/785 , H01L29/7851 , H01L29/20 , H01L2924/1032 , H01L2924/10333 , H01L2924/10337
摘要： 장치는, 기판상에배치되며, 채널영역을정의하는헤테로구조체 - 헤테로구조체는기판의재료의밴드갭보다작은제1 밴드갭을갖는제1 재료, 및제1 밴드갭보다큰 제2 밴드갭을갖는제2 재료를포함함 -; 및채널영역상의게이트스택을포함하고, 제2 재료는제1 재료와게이트스택사이에배치된다. 방법은제1 밴드갭을갖는제1 재료를기판상에형성하는단계; 제1 밴드갭보다큰 제2 밴드갭을갖는제2 재료를제1 재료상에형성하는단계; 및제2 재료상에게이트스택을형성하는단계를포함한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式