专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180015000A 스위칭 소자를 포함하는 반도체 집적 회로 장치 및 그 제조방법 审中-公开
标题翻译：包括开关元件和方法制造的半导体集成电路器件同样
公开(公告)号：KR20180015000A
公开(公告)日：2018-02-12
申请号：KR20160098541
申请日：2016-08-02
IPC分类号： H01L45/00
CPC分类号： H01L45/141 , G11C13/0004 , G11C13/003 , G11C2213/17 , G11C2213/52 , G11C2213/53 , G11C2213/71 , G11C2213/79 , H01L27/24 , H01L27/2463 , H01L27/2481 , H01L45/06 , H01L45/1206 , H01L45/122 , H01L45/1233 , H01L45/1683 , H03K19/08
摘要： 스위칭소자를포함하는반도체집적회로장치및 그제조방법에관한기술이다. 반도체집적회로장치는, 제 1 신호라인, 제 2 신호라인, 제 3 신호라인및 칼코게나이드층을포함할수 있다. 제 2 신호라인은제 1 신호라인과동일평면상에배치되며, 상기제 1 신호라인과일정거리이격되어평행하게연장된다. 칼코게나이드층은제 1 및제 2 신호라인상에배치되는수평영역및 상기수평영역의일측단으로부터상부를향해연장되는수직영역을포함할수 있다. 제 3 신호라인은상기제 1 및제 2 신호라인과다른평면상에위치되며, 상기칼코게나이드층의수직영역을지나도록배열될수 있다.
摘要翻译：半导体集成电路器件可以包括第一信号线，第二信号线，可变电阻材料层和第三信号线。第二信号线可以与第一信号线共面。第二信号线可以平行于第一信号线。可变电阻材料层可以包括布置在第一信号线和第二信号线上的水平区域，并且可以包括从水平区域的端部向上延伸的垂直区域。第三信号线可以位于与第一信号线和第二信号线可以位于其上的平面不同的平面上。第三信号线可以布置在可变电阻材料层的垂直区域的一端上。

2. 发明公开

KR1020150091609A 전자 장치 审中-实审
标题翻译：电子设备
公开(公告)号：KR1020150091609A
公开(公告)日：2015-08-12
申请号：KR1020140012043
申请日：2014-02-03
申请人： 에스케이하이닉스 주식회사
发明人： 조광희
IPC分类号： H01L27/115
CPC分类号： H01L27/2463 , G11C11/56 , G11C11/5678 , G11C11/5685 , G11C13/0002 , G11C13/0007 , G11C13/003 , G11C13/004 , G11C13/0069 , G11C13/0097 , G11C2013/005 , G11C2013/009 , G11C2213/52 , G11C2213/71 , G11C2213/77 , H01L21/02417 , H01L21/02568 , H01L27/249 , H01L45/04 , H01L45/06 , H01L45/122 , H01L45/1226 , H01L45/1233 , H01L45/1253 , H01L45/141 , H01L45/145 , H01L45/146 , H01L45/147 , H01L27/11507
摘要： 전자 장치가 제공된다. 반도체 메모리를 포함하는 전자 장치로서, 본 발명의 일 실시예에 따른 반도체 메모리는, 기판상에 형성되는 제 1 수직 전극; 상기 제 1 수직 전극을 둘러싸는 제 1 가변저항층; 상기 제 1 가변저항층을 둘러싸는 제 2 수직 전극; 상기 제 2 수직 전극을 둘러싸는 제 2 가변저항층; 상기 제 2 가변저항층 외측에 접속하여 형성되며 상하로 상호 이격되어 적층된 복수의 수평 전극을 포함한다.
摘要翻译：提供一种电子设备。电子设备包括半导体存储器。根据本发明的实施例的半导体存储器包括：形成在基板上的第一垂直电极; 围绕所述第一垂直电极的第一可变电阻层; 封闭所述第一可变电阻层的第二电极; 围绕所述第二垂直电极的第二可变电阻层; 以及多个水平电极，其通过连接到第二可变电阻层的外侧并且彼此上下堆叠而形成。

3. 发明公开

KR1020150045535A ＰＲＡＭ의 다이아몬드 타입 쿼드-저항기 셀들 审中-实审
标题翻译：金刚石类型四边形电阻器
公开(公告)号：KR1020150045535A
公开(公告)日：2015-04-28
申请号：KR1020157009200
申请日：2010-04-09
申请人： 퀄컴 인코포레이티드
发明人： 리,시아
IPC分类号： G11C13/00 , H01L27/24 , H01L45/00
CPC分类号： H01L45/06 , G11C13/0004 , G11C13/0069 , G11C2013/008 , G11C2213/52 , H01L27/2463 , H01L27/2472 , H01L45/122 , H01L45/126 , H01L45/144 , H01L45/1608 , H01L45/1675
摘要： 상변화랜덤액세스메모리(PRAM) 셀을형성하는방법, 및상변화랜덤액세스메모리(PRAM) 셀의구조가개시된다. PRAM 셀은하부전극, 하부전극에커플링되는히터저항기, 히터저항기위에형성되고히터저항기에커플링되는상변화물질(PCM), 및상변화물질에커플링되는상부전극을포함한다. 상변화물질은히터저항기및 상변화물질사이에활성영역을형성하기위하여히터저항기의수직표면의일부분및 히터저항기의수평표면의일부분에접촉한다.

4. 发明授权

KR101275800B1 가변 저항 물질을 포함하는 비휘발성 메모리 소자 有权
标题翻译：包括可变电阻材料的非易失性存储器件
公开(公告)号：KR101275800B1
公开(公告)日：2013-06-18
申请号：KR1020060038844
申请日：2006-04-28
申请人： 삼성전자주식회사
发明人： 조중래 , 이은홍 , 부림 , 문창욱
IPC分类号： H01L27/115
CPC分类号： H01L27/101 , G11C11/5685 , G11C13/0007 , G11C2213/15 , G11C2213/32 , G11C2213/34 , G11C2213/52 , H01L29/24 , H01L29/8615 , H01L45/04 , H01L45/12 , H01L45/1233 , H01L45/146
摘要： 본 발명은 가변 저항 물질을 포함하는 비휘발성 메모리 소자에 관한 것이다. 비휘발성 메모리 소자에 있어서, 하부 전극; 상기 하부 전극 상에 형성된 제 1산화층; 상기 제 1 산화층 상에 형성되며 가변 저항 특성을 지닌 제 2산화층; 상기 제 2산화층 상에 형성된 버퍼층; 및 상기 버퍼층 상에 형성된 상부 전극;을 포함하는 가변 저항 물질을 포함하는 비휘발성 메모리 소자를 제공한다.

5. 发明公开

KR1020100048198A 가변 저항 메모리 소자 및 그 형성방법 有权
标题翻译：电阻可变存储器件及其形成方法
公开(公告)号：KR1020100048198A
公开(公告)日：2010-05-11
申请号：KR1020080107236
申请日：2008-10-30
申请人： 삼성전자주식회사
发明人： 오규환 , 임동현 , 박순오 , 안동호 , 박영림
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/1052 , G11C13/0004 , G11C2213/52 , G11C2213/72 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/1683 , H01L45/143
摘要： PURPOSE: A resistance variable memory device and a method for forming the same are provided to selectively reduce the interfacial resistance between a variable resistance pattern and a lower electrode by minimizing the area to which the lower electrode and the variable resistance pattern are contacted. CONSTITUTION: A first interlayer insulation layer(120) is formed on a semiconductor substrate. A lower electrode is formed in the first interlayer insulation layer. The rectangular upper side of the lower electrode is expanded to a first direction. A variable resistance pattern(160) is formed on the lower electrode. A first insulation layer(142) which covers the lower electrode is formed on the first interlayer insulation layer. The first insulation layer is patterned to form a first trench which is expanded to a second direction. A spacer which is expanded to the second direction is formed on the sidewall of the first trench. A second insulation layer(144) is formed in order to fill the first trench.
摘要翻译：目的：提供电阻可变存储器件及其形成方法，以通过使下电极和可变电阻图案接触的面积最小化来选择性地降低可变电阻图案和下电极之间的界面电阻。构成：在半导体衬底上形成第一层间绝缘层（120）。在第一层间绝缘层中形成下电极。下电极的矩形上侧被扩展为第一方向。在下电极上形成可变电阻图案（160）。覆盖下电极的第一绝缘层（142）形成在第一层间绝缘层上。图案化第一绝缘层以形成扩展到第二方向的第一沟槽。在第一沟槽的侧壁上形成有扩展到第二方向的间隔物。形成第二绝缘层（144）以填充第一沟槽。

6. 发明公开

KR1020090009111A 반도체 기억 장치 失效
标题翻译：半导体存储器件
公开(公告)号：KR1020090009111A
公开(公告)日：2009-01-22
申请号：KR1020080067061
申请日：2008-07-10
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 오노가즈오 , 다께무라리이찌로 , 세끼구찌도모노리
IPC分类号： G11C13/02 , G11C16/00
CPC分类号： G11C13/0064 , G11C13/0011 , G11C13/0069 , G11C16/3468 , G11C2013/0066 , G11C2013/009 , G11C2213/52 , G11C2213/79
摘要： A semiconductor memory device capable of reducing variation of memory cell resistor is provided to stop reprogram operation by detecting potential increase of a center node of a memory cell and a reference load circuit. A memory cell comprises a memory device of resistance alteration type showing current voltage property, and supplies a current to from bit lines(BL0, BL1, BL2) to source lines(SL0, SL1, SL2). If potential difference of the bit lines and the source lines exceeds a plus critical voltage, the memory cell has high resistance property. The memory cell supplies a current to from the source lines to the bit lines. If potential difference of the bit lines and the source lines exceeds a minus critical voltage, the memory cell has low resistance property. A resistance value after program is changed according to length of supply time of a program voltage.
摘要翻译：提供能够减小存储单元电阻的变化的半导体存储器件，通过检测存储单元的中心节点和参考负载电路的电位增加来停止重新编程操作。存储单元包括显示电流电压特性的电阻变化型存储器件，并将电流从位线（BL0，BL1，BL2）提供给源极线（SL0，SL1，SL2）。如果位线和源极线的电位差超过正临界电压，则存储单元具有高电阻特性。存储单元从源极线向位线提供电流。如果位线和源极线的电位差超过负临界电压，则存储单元具有低电阻特性。程序之后的电阻值根据编程电压的供给时间长度而变化。

7. 发明授权

KR100789045B1 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법 失效
标题翻译：相变材料连接电极，相关变更记忆元件及相关生产工艺
公开(公告)号：KR100789045B1
公开(公告)日：2007-12-26
申请号：KR1020060028796
申请日：2006-03-30
申请人： 인피니언 테크놀로지스 아게
发明人： 세이들해럴드
IPC分类号： H01L27/115
CPC分类号： H01L45/06 , G11C2213/52 , H01L45/1233 , H01L45/126 , H01L45/1273 , H01L45/144 , H01L45/1683
摘要： 본 발명은 적어도 접속 표면에 복수개의 분리된 절연 영역(I)이 전극 물질(E) 내에 형성된 상 변화 물질(5)용 접속 전극(4), 관련 상 변화 메모리 소자 및 관련 제조 방법에 관한 것이다. 이는 접촉 표면의 전체적인 크기를 감소시키며, 그 결과 높은 집적 밀도에서도 매우 낮은 전류에서 필요한 주울(Joule) 가열, 따라서 프로그래밍을 실현할 수 있다.

8. 发明授权

KR100682946B1 상전이 램 및 그 동작 방법 有权
标题翻译：相变随机存取存储器及其操作方法
公开(公告)号：KR100682946B1
公开(公告)日：2007-02-15
申请号：KR1020050046127
申请日：2005-05-31
申请人： 삼성전자주식회사
发明人： 서동석 , 박용영 , 박태상 , 강윤호
IPC分类号： H01L27/115
CPC分类号： H01L45/143 , G11C2213/52 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/1253 , H01L45/1286 , H01L45/144 , H01L45/1675
摘要： 상전이 램(PRAM) 및 그 동작 방법에 관해 개시되어 있다. 여기서, 본 발명은 스위칭 소자에 연결된 하부전극, 상기 하부전극 상에 형성된 하부전극 콘택층, 상기 하부전극 콘택층 상에 구비되고, 밑면의 일부 영역이 상기 하부전극 콘택층의 상부면과 접촉된 상전이층 및 상기 상전이층 상에 형성된 상부전극을 포함하되, 상기 하부전극 콘택층은 씨백 계수가 -11~-3000(㎶/K)이고, 열전도도가 0.0001-0.29(W/cm.K)이며, 전기 저항이 1-10(mOhm.cm)인 물질층인 것을 특징으로 하는 PRAM과 그 동작 방법을 제공한다.

9. 发明授权

KR100604923B1 원자층 증착법에 의한 티탄 알루미늄 질화막 형성방법 및이를 이용하여 제조된 발열 전극을 갖는 상변화 메모리 소자 有权
标题翻译：通过原子层沉积形成氮化铝钛层TiAlN的方法和使用其制造的具有加热电极的相变存储器件
公开(公告)号：KR100604923B1
公开(公告)日：2006-07-28
申请号：KR1020050000375
申请日：2005-01-04
申请人： 삼성전자주식회사
发明人： 이충만
IPC分类号： H01L21/20 , H01L27/115
CPC分类号： G11C13/0069 , C23C16/34 , C23C16/45523 , G11C2013/008 , G11C2213/52 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/148 , H01L45/16 , H01L45/1683
摘要： 원자층 증착법(atomic layer deposition)에 의한 티탄 알루미늄 질화막 형성 방법 및 이를 이용하여 제조된 상변화 메모리 소자를 제공한다. 본 발명은 기판을 포함하는 반응 챔버의 공정 온도를 300 내지 600℃로 유지한 상태에서 상기 반응 챔버에 티탄 소스를 주입하고, 상기 티탄 소스가 주입된 반응 챔버에 질소 소스를 주입하고, 상기 질소 소스가 주입된 반응 챔버에 알루미늄 소스를 주입하는 사이클로 진행하여 상기 기판 상에 사이클당 3.0 내지 6.0Å의 높은 증착속도로 티탄 알루미늄 질화막(Ti
1-x Al
x N) 형성한다. 상기 티탄 알루미늄 질화막의 알루미늄 조성(X)은 상기 사이클 횟수가 아니라 상기 질소 소스의 주입량이나 주입 시간에 의해 조절된다. 이러한 방법에 의해 형성된 티탄 알루미늄 질화막을 상변화 메모리 소자의 발열 전극에 적용하여 에너지 효율을 높일 수 있고, 리셋 전류를 감소시킬 수 있다.

10. 发明公开

KR1020050085526A 수직 상승형 구멍의 상변화 메모리 有权
标题翻译：垂直高位孔相变记忆
公开(公告)号：KR1020050085526A
公开(公告)日：2005-08-29
申请号：KR1020057010563
申请日：2003-04-28
申请人： 오보닉스, 아이엔씨.
发明人： 로우레이,타일러,에이.
IPC分类号： H01L27/115
CPC分类号： G11C13/0069 , G11C2013/008 , G11C2213/52 , H01L27/2409 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , Y10T428/13
摘要： A vertical elevated pore structure for a phase change memory (10) may include a pore (46) with a lower electrode (24, 26) beneath the pore contacting the phase change material (18) in the pore (46). The lower electrode may be made up of a higher resistivity lower electrode (24) and a lower resistivity lower electrode (26) underneath the higher resistivity lower electrode (24). As a result, more uniform heating of the phase change material (18) may be achieved in some embodiments and better contact may be made in some cases.
摘要翻译：用于相变记忆体（10）的垂直提升的孔结构可以包括孔（46），孔（46）在与孔隙（46）内的相变材料（18）接触的孔下方具有下电极（24,26）。下电极可以由较高电阻率的下电极（24）和较低电阻率的下电极（24）下面的较低电阻率的下电极（26）组成。结果，在一些实施例中可以实现相变材料（18）的更均匀的加热，并且在某些情况下可以进行更好的接触。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式