专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101832997B1 USB 데이터 전달들을 관리하기 위한 시스템들 및 방법들 有权
标题翻译：用于管理USB数据传输的系统和方法
公开(公告)号：KR101832997B1
公开(公告)日：2018-04-13
申请号：KR1020167001089
申请日：2014-07-16
申请人： 마벨 월드 트레이드 리미티드
发明人： 웬싱치 , 홍유 , 쥬헤펠 , 카이쟌큐. , 장얀 , 궈샤오리
IPC分类号： G06F13/42 , G06F13/38 , G06F13/40
CPC分类号： G06F13/4295 , G06F13/385
摘要： USB(universal-serial-bus) 데이터전달들을관리하기위한시스템및 방법들이제공된다. 예시적인시스템은종점(endpoint)들을정렬하기위한제1 스케쥴링큐를포함하는비일시적컴퓨터판독가능저장매체및 호스트제어기를포함한다. 상기호스트제어기는데이터전달들을위한복수의종점들을상기저장매체에저장하고, 하나의종점은 USB 디바이스의일부분에대응하며, 상기복수의종점들을제1 순서로정렬하고, 복수의오리지널데이터패킷들을포함하는제1 전송데이터유닛을생성하고, 상기오리지널데이터패킷들은상기제1 순서에적어도부분적으로근거하여상기복수의종점들에할당되고, 상기제1 전송데이터유닛을전달하도록구성된다.
摘要翻译：提供用于管理通用串行总线（USB）数据传输的系统和方法。示例性系统包括非易失性计算机可读存储介质，其包括用于对端点进行排序的第一调度队列和主机控制器。其中主机控制器在存储介质上存储用于数据传输的多个端点，一个端点对应于USB设备的一部分，多个端点以第一顺序排列，并且其中原始数据分组至少部分地基于第一顺序被分配给多个端点并且被配置为传送第一传输数据单元。

2. 发明公开

KR20180020164A 라인 동작 검출기를 구비한 ＵＡＲＴ审中-公开
标题翻译：带有线路运动检测器的UART
公开(公告)号：KR20180020164A
公开(公告)日：2018-02-27
申请号：KR20177036680
申请日：2016-06-22
申请人： MICROCHIP TECH INC
发明人： SAMUEL ROSHAN
IPC分类号： G06F13/42 , H04B1/16 , H04L25/06 , H04L27/26
CPC分类号： H04L27/2647 , G06F13/4295 , H04B1/16 , H04L25/069
摘要： 범용비동기식수신기/송신기(UART) 모듈이개시된다. UART 모듈은 UART 모듈의데이터라인과결합되는에지검출기를포함할수 있고, 여기서에지검출기는상승및 하강에지에서카운터를리셋한다.
摘要翻译：公开了一种通用异步收发器（UART）模块。 UART模块可以包括耦合到UART模块的数据线的边沿检测器，其中边沿检测器在上升沿和下降沿重置计数器。

3. 发明公开

KR1020170134470A Ｎ-베이스 수들 투 물리적 배선 상태들 심볼들 변환 방법 审中-实审
标题翻译：物理布线状态符号转换方法的N基数
公开(公告)号：KR1020170134470A
公开(公告)日：2017-12-06
申请号：KR1020177028255
申请日：2016-04-07
申请人： 퀄컴 인코포레이티드
发明人： 피티고이-아론라두
IPC分类号： G06F13/42 , G06F13/40 , G06F13/38 , G06F13/20 , G06F13/10
CPC分类号： G06F13/102 , G06F13/20 , G06F13/385 , G06F13/4068 , G06F13/4295
摘要： 디바이스가복수의배선들에결합된데이터통신인터페이스에서데이터를인코딩/디코딩하는것을가능하게하는시스템, 방법들, 및장치가설명된다. 디바이스는프레임에할당된데이터비트들의시퀀스의값을결정하고, 값을프레임과연관된심볼들의시퀀스로변환하고, 심볼들의시퀀스를수신기로송신한다. 디바이스는값에기초하여프레임에대한베이스-N 수다항식의베이스-N 계수들을계산하는것으로서, N 은 2 보다더 큰, 상기베이스-N 계수들을계산함으로써, 각각의심볼에대응하는개개의베이스-N 계수에따라각각의심볼에대한베이스-2 수다항식의베이스-2 계수들을계산함으로써, 각각의심볼에대하여각각계산된베이스-2 계수들에따라각각의심볼에대한복수의배선들의상태들의변경들을결정함으로써, 그리고각각의심볼에대한복수의배선들의상태들의변경들에기초하여심볼들의시퀀스를생성함으로써변환을수행한다.
摘要翻译：描述了使得设备能够在耦合到多条导线的数据通信接口处编码/解码数据的系统，方法和设备。该设备确定分配给该帧的数据比特序列的值，将该值转换为与该帧相关联的符号序列，并将该符号序列发送给接收器。其中，该装置基于该值计算该帧的基数为N的多项式的基N系数，其中N大于2，通过根据N因子为每个符号计算基-2次多项式的基2系数，根据为每个符号计算的基2系数，对于每个符号改变多个导线的状态，并且通过基于每个符号的多个布线的状态的改变来生成一系列符号。

4. 发明公开

KR1020160148644A 전자 디바이스용 센서 버스 인터페이스 审中-实审
标题翻译：电子设备传感器总线接口
公开(公告)号：KR1020160148644A
公开(公告)日：2016-12-26
申请号：KR1020167033051
申请日：2015-06-04
申请人： 인텔 코포레이션
发明人： 아이예르순다르 , 안디아판라자세카란 , 두르그아자야브이 , 포우스트케네스피 , 플레밍브루스엘
IPC分类号： G06F13/42
CPC分类号： G06F13/4282 , G06F1/3287 , G06F13/26 , G06F13/364 , G06F13/404 , G06F13/4295 , G06F2213/0016
摘要： 일예에서, 센서모듈은, 적어도하나의센서및 통신버스에의해적어도하나의센서에통신가능하게커플링되는컨트롤러를포함하는데, 컨트롤러는, 전력상태통지모드에서적어도하나의센서를구성하기위한신호를생성하도록, 그리고적어도하나의센서에커플링되는통신버스상에그 신호를배치하도록구성되는, 하드웨어로직을적어도부분적으로포함하는로직을포함한다. 다른예가설명될수도있다.
摘要翻译：在一个示例中，传感器模块包括至少一个传感器和通过通信总线与所述至少一个传感器通信地耦合的控制器，所述控制器包括至少部分地包括硬件逻辑的逻辑，所述逻辑被配置为生成信号以配置所述至少一个传感器处于通知电力状态模式，并将信号放置在耦合到至少一个传感器的通信总线上。可以描述其他示例。

5. 发明公开

KR1020160113152A 동적 랜덤 액세스 메모리 (DRAM) 인터페이스들을 위한 직렬 데이터 송신 审中-实审
标题翻译：用于动态随机存取存储器（DRAM）接口的串行数据传输
公开(公告)号：KR1020160113152A
公开(公告)日：2016-09-28
申请号：KR1020167021767
申请日：2015-01-20
申请人： 퀄컴 인코포레이티드
发明人： 스리니바스바이시나브 , 브루놀리마이클조셉 , 춘덱스터타미오 , 웨스트데이비드이안
IPC分类号： G06F13/16 , G06F13/42 , G11C7/10
CPC分类号： G11C7/1072 , G06F13/1678 , G06F13/4243 , G06F13/4295 , Y02D10/14 , Y02D10/151
摘要： 동적랜덤액세스메모리 (DRAM) 인터페이스들을위한직렬데이터송신이개시된다. 스큐 (skew) 문제들을발생하는병렬데이터송신대신, 본개시물의예시적인양태들은버스의단일레인을통해직렬로워드의비트들을송신한다. 버스가고속버스이기때문에, 비트들이차례대로 (즉, 직렬로) 도착하지만, 워드의제 1 비트의도달과최종비트의도달간의시간은여전히상대적으로짧다. 유사하게, 비트들이직렬로도달하기때문에, 비트들간의스큐는무관하게된다. 비트들은소정양의시간내에집성되고, 메모리어레이내로로딩된다.

6. 发明授权

KR101579681B1 SAS를 통한 PCIE 터널링 有权
标题翻译： SAS PCIE PCIE通过SAS进行隧道传输
公开(公告)号：KR101579681B1
公开(公告)日：2015-12-22
申请号：KR1020140059145
申请日：2014-05-16
申请人： 엘에스아이 코포레이션
发明人： 부어히스윌리엄더블유 , 페노키조지오 , 페티윌리엄케이 , 라가반람프라사드 , 사기유진
IPC分类号： G06F13/14
CPC分类号： G06F13/42 , G06F13/4295
摘要： 본명세서에제공된시스템들및 방법들은 SAS 도메인을통한 PCIe 데이터터널링을제공한다. 데이터시스템(100)은 SAS 확장기(101), 확장기에연결된 PCIe 타겟디바이스(111), 및호스트시스템(105) 및확장기에통신가능하게연결된 SAS 제어기(104)를포함한다. 제어기는 SAS 프로토콜을통해확장기와의접속을개방하고, PCIe 프로토콜을통한접속을통해타겟디바이스와호스트시스템사이에패킷데이터를전송하도록동작가능하다. 예를들어, 제어기및 확장기는접속에서데이터의패킷들을버퍼링하도록동작할수 있다. 제어기는접속에서전송될다수의데이터패킷들을발행할수 있다. 그다음, 발행된다수의데이터패킷들은 PCIe 프로토콜을통한접속을통해타겟디바이스와호스트시스템사이에서전송된다.

7. 发明授权

KR101565357B1 타임아웃을 처리하기 위한 시스템, 방법 및 장치 有权
标题翻译：用于处理时间的系统方法和装置
公开(公告)号：KR101565357B1
公开(公告)日：2015-11-03
申请号：KR1020140030632
申请日：2014-03-14
申请人： 인텔 코포레이션
发明人： 와그마헤쉬 , 림수웨이
IPC分类号： H04L29/02
CPC分类号： G06F11/0757 , G06F1/3293 , G06F11/0745 , G06F13/4295 , Y02D10/14 , Y02D10/151
摘要： 링크상태트레이닝시퀀스에서의타임아웃들을처리하기위한시스템, 장치및 방법이기술된다. 최저전력상태로의진입전에중간상태에놓여지는링크상태트레이닝을경험하는포트의모든모듈들.

8. 发明公开

KR1020140147001A SAS를 통한 PCIE 터널링 有权
标题翻译：通过SAS进行PCIE隧道
公开(公告)号：KR1020140147001A
公开(公告)日：2014-12-29
申请号：KR1020140059145
申请日：2014-05-16
申请人： 엘에스아이 코포레이션
发明人： 부어히스윌리엄더블유 , 페노키조지오 , 페티윌리엄케이 , 라가반람프라사드 , 사기유진
IPC分类号： G06F13/14
CPC分类号： G06F13/42 , G06F13/4295
摘要： Systems and methods presented herein provide tunneling PCIe data through a SAS domain. A data system (100) includes a SAS expander (101), a PCIe target device (111) coupled to the expander, and a SAS controller (104) communicatively coupled to a host system (105) and the expander. The controller is operable to open a connection with the expander via the SAS protocol, and to transport packet data between the target device and the host system through the connection via the PCIe protocol. For example, the controller and the expander may be operable to buffer packets of data in the connection. The controller may issue a number of the data packets to be transferred in the connection. Then, the issued data packets are transported between the target device and the host system through the connection via the PCIe protocol.
摘要翻译：本文提供的系统和方法通过SAS域提供隧道式PCIe数据。数据系统（100）包括SAS扩展器（101），耦合到扩展器的PCIe目标设备（111）和通信地耦合到主机系统（105）和扩展器的SAS控制器（104）。控制器可操作以经由SAS协议来打开与扩展器的连接，并且通过经由PCIe协议的连接在目标设备和主机系统之间传输分组数据。例如，控制器和扩展器可以用于缓冲连接中的数据包。控制器可以在连接中发出要传送的数量的数据包。然后，通过PCIe协议通过连接，在目标设备和主机系统之间传输已发布的数据包。

9. 发明公开

KR1020140102660A 복수의 센서로부터 페이로드 데이터를 차량용 버스 제어 장치에 전송하기 위한 방법 및 센서 전송 장치 审中-实审
标题翻译：传感器传输装置和用于将多载传感器的载荷数据发送到车辆的总线控制装置的方法
公开(公告)号：KR1020140102660A
公开(公告)日：2014-08-22
申请号：KR1020147014804
申请日：2012-11-13
申请人： 로베르트 보쉬 게엠베하
发明人： 뵈크하이코 , 헬믈레미햐엘
IPC分类号： G06F13/42 , H04L12/40
CPC分类号： G06F13/36 , G06F13/4295 , H04L12/40013 , H04L12/40143
摘要： 본 발명은, 버스 데이터 패킷(100)으로부터 페이로드 데이터를 다른 센서 전송 장치들(200.x)에 할당하기 위한 방법(400)에 관한 것으로, 상기 방법에서는 버스 제어 장치(210)가 차량의 데이터 버스(220)와 연결되며, 이 데이터 버스는 복수의 센서 전송 장치들(200.x)과 버스 제어 장치(210) 간에 버스 데이터 패킷(100)을 동시에 전송하도록 형성된다. 버스 데이터 패킷(100)은 2개 이상의 페이로드 데이터 블록들(120)을 가진 페이로드 데이터 필드(140) 및 하나 이상의 시그널링 필드(110)를 포함한다. 상기 방법(400)은 버스 데이터 패킷(100)을 판독하는 단계(410) 및 액션 리스트(305)에 기반한 할당 규칙(300)을 결정하는 단계(420)를 포함한다. 액션 리스트(305)는 데이터 버스(220)를 이용하는 각 센서 전송 장치(200.x)에 대한 복수의 잠재적 작동 상태 각각의 복수의 조합을 포함한다. 할당 규칙(300)은 페이로드 데이터 필드(140)의 길이와 각 센서 전송 장치(200.x)의 현 작동 상태 사이의 관계를 표현한다. 그 외에도, 상기 방법(400)은 버스 데이터 패킷(100)의 페이로드 데이터를 해석하는 단계(430) 및 판독된 페이로드 데이터를 다른 센서 전송 장치들(200.x)에 할당하는 단계를 포함하며, 상기 해석 및 할당 단계(430)에서는, 페이로드 데이터 필드(140)가 센서 전송 장치들(200.x)의 작동 상태들의 상이한 조합들에 대해 할당 규칙(300)에 상응하게 상이한 길이를 갖는 점이 고려된다.

10. 发明公开

KR1020130091690A 다중 프로토콜 Ｉ/Ｏ 인터커넥트를 통한 ＰＣＩ 익스프레스 터널링 有权
标题翻译：通过多协议I / O互连的PCI EXPRESS TUNNELING
公开(公告)号：KR1020130091690A
公开(公告)日：2013-08-19
申请号：KR1020130014284
申请日：2013-02-08
申请人： 인텔 코포레이션
发明人： 해리만데이비드제이 , 댄맥심
IPC分类号： G06F13/14 , G06F13/38
CPC分类号： G06F13/4022 , G06F13/387 , G06F13/4295 , G06F2213/0026
摘要： PURPOSE: Peripheral component interconnect express (PCIe) tunneling through a multi-protocol input/output (I/O) interconnect is provided to implement various kinds of multi-protocol tunneling among adapter ports of a switching fabric by using a connection manager. CONSTITUTION: A first communications path is set up among the ports of a switching fabric in a multi-protocol I/O interconnect of a computer device in response to a PCIe device connected to the computer device. A second communications path is set up between the switching fabric and a PCIe controller. A PCIe protocol packet is encapsulated into a multi-protocol I/O interconnect packet (2308). The PCIe device routes the PCIe protocol packet of the PCIe device to the PCIe controller through the first and second paths according to the multi-protocol I/O interconnect (2310). [Reference numerals] (2302) PCIe peripheral device plugging?; (2304) PCIe data packet receiving?; (2306) Receiving from the peripheral device or a host remover; (2308,2316) Encapsulating the PCIe packet into a transmission class packet; (2310,2318) Routing the encapsulated PCIe packet through a switching fabric of a host multi-protocol interconnect; (2312,2320) Decapsulating the transmission class packet; (2314) Routing the decapsulated packet by a host protocol specific remover; (2322) Routing the decapsulated packet to the peripheral device through a non-protocol specific port; (AA,CC) No; (BB,DD) Yes; (EE) Peripheral device; (FF) Host remover
摘要翻译：目的：提供通过多协议输入/输出（I / O）互连的外围组件互连快速（PCIe）隧道，以通过使用连接管理器在交换结构的适配器端口之间实现各种多协议隧道。构成：响应于连接到计算机设备的PCIe设备，在计算机设备的多协议I / O互连中的交换结构的端口之间建立第一通信路径。在交换结构和PCIe控制器之间建立第二个通信路径。 PCIe协议包被封装到多协议I / O互连包（2308）中。 PCIe设备根据多协议I / O互连（2310），通过第一和第二路径将PCIe设备的PCIe协议数据包路由到PCIe控制器。（附图标记）（2302）PCIe外围设备插拔？（2304）PCIe数据包接收？（2306）从外围设备或主机拆卸器接收; （2308,2316）将PCIe分组封装成传输类分组; （2310,2318）通过主机多协议互连的交换结构路由封装的PCIe数据包; （2312,2320）解封装传输类包; （2314）通过主机协议特定去除器路由解封装的分组; （2322）通过非协议特定端口将解封装的分组路由到外围设备; （AA，CC）否; （BB，DD）是; （EE）外围设备; （FF）主机去除器

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式