专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019990042434A 4 채널을 다중화하기 위한 유티오피아이에이 인터페이스용 읽기제어 신호 발생회로 失效
标题翻译： Utiophile接口的读控制信号生成电路，用于复用4个通道
公开(公告)号：KR1019990042434A
公开(公告)日：1999-06-15
申请号：KR1019970063254
申请日：1997-11-26
申请人： 주식회사 케이티 , 한국전자통신연구원
发明人： 김영섭 , 김철규
IPC分类号： H04L29/02
摘要： 본 발명은 ATM 전송방식에서 4 채널을 다중화하기 위한 UTOPIA 인터페이스용 읽기 제어 신호 발생회로에 관한 것으로, 광대역 통신 방식인 ATM 전송 방식은 기본적인 데이터 전달 매체로서 광섬유를 사용하기 때문에 STM-1방식의 매체를 사용할 경우 155Mbps의 높은 데이터 전달율을 갖는다. 종래의 다중화 장치는 각 라인별로 전송할 데이터가 있는지를 일정 주기마다 각 라인을 검사하여 전송할 데이터가 있는 경우 해당 라인의 데이터를 전송하고 그렇지 않으면 다음 라인이 전송할 데이터가 있는지 검사하는 폴링 방식을 사용하므로써 일정 주기마다 각 라인을 검사해야 하므로 다중화 장치의 마이크로 프로세서에 많은 부하를 주게 된다. 이에 본 발명은 6개의 멀티플렉서와 1개의 카운터를 갖는 라인 선택 회로를 제공함으로써 ATM셀 인터페이스로 사용되는 UTOPIA인터페이스의 읽기 제어신호를 발생하는 회로를 제공한다.

2. 发明公开

KR1019980045413A 스페이싱 장치에서 캘린더 메모리를 줄이는 장치 无效
标题翻译：一种用于减少间隔装置中的日历记忆的装置
公开(公告)号：KR1019980045413A
公开(公告)日：1998-09-15
申请号：KR1019960063595
申请日：1996-12-10
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 전만영 , 김철규 , 박홍식
IPC分类号： H04L12/56
摘要： 본 발명은 가상 스케쥴링 알고리듬에 의한 스페이싱 장치에서 캘린더 메모리를 줄이는 장치에 관한 것이다. 그 목적은 캘린더 메모리의 크기를 대폭 줄여 스페이싱 장치가 소형 캘린더 메모리를 갖게 하는 데에 있다. 그 특징은 스페이싱 장치에 입력되는 입력 셀의 도착시간을 측정하는 주 타이머 수단, 스페이싱 장치에서 사용되는 캘린더 저장수단을 일정시간마다 검색하기 위한 검색 어드레스를 발생시키는 부 타이머 수단, 가상 스케쥴링 알고리듬을 수행하는 가상 스케쥴링 알고리듬 수행수단, 이론적 셀 도착시간과 실제 셀 도착시간의 차를 계산하는 감산수단, 감산수단의 출력과 검색 어드레스를 합산하여 합 어드레스를 발생시켜서 입력 셀의 포인터를 캘린더 저장수단에 저장하는 가산수단 및 감산수단의 출력과 부 타이머수단의 출력을 입력받아 입력 셀들의 포인터를 저장하는 캘린더 저장수단으로 구성되는 데에 있다.

3. 发明授权

KR100099511B1 비동기 전달 모드(ATM) 트래픽 발생기 失效
标题翻译：异步传输模式（ATM）流量发生器
公开(公告)号：KR100099511B1
公开(公告)日：1996-05-15
申请号：KR1019930006914
申请日：1993-04-24
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 최대우 , 김철규 , 박홍식
IPC分类号： H04L12/28

4. 发明授权

KR1019940007988B1 ISDN 일차군 속도 가입자 정합장치 失效
标题翻译： ISDN主要速率成员用户单元
公开(公告)号：KR1019940007988B1
公开(公告)日：1994-08-31
申请号：KR1019910026093
申请日：1991-12-30
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 윤빈영 , 김진태 , 강석열 , 김철규
IPC分类号： H04M11/06
摘要： The ISDN (integrated services digital network) primary subscriber interface apparatus includes a primary subscriber interface circuit connected to a subscriber line interface circuit and a time switch interface circuit, for transmitting/receiving D-channel data with an ISDN D-channel control processor board aseembly (IDPA), and an IDPA interface circuit connected to the primary subscriber interface circuit, for transmitting a D-channel to the IDPA and transmitting the D-channel received from the IDPA to a corresponding user, thereby raising the reliability of a primary subscriber.
摘要翻译： ISDN（综合业务数字网）主用户接口设备包括连接到用户线接口电路的主用户接口电路和时间交换接口电路，用于使用ISDN D信道控制处理器板组件发送/接收D信道数据（IDPA）和连接到主用户接口电路的IDPA接口电路，用于向IDPA发送D信道并将从IDPA接收的D信道发送到对应的用户，从而提高主用户的可靠性。

5. 发明授权

KR1019940007987B1 유럽방식 ISDN 일차군 속도 가입자 정합장치 失效
标题翻译： ISDN订户匹配设备
公开(公告)号：KR1019940007987B1
公开(公告)日：1994-08-31
申请号：KR1019910026092
申请日：1991-12-30
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 윤빈영 , 박성수 , 김진태 , 김철규
IPC分类号： H04M11/06
摘要： The ISDN primary subscriber CEPT interface circuit icludes a B-channel interface cirucit for transmitting and receiving a B-channel onto a PCM subhighway, a time/space switching cirucit for controlling each CEPT, a hybrid circuit for forming a frame, a line interface circuit for converting a unipolar signal to a bipolar signal to transmit transmitting data stream to a subscriber line, and converting the biipolar signal received from the subscriber to the unipolar signal, a D-channel interface circuit for implementing D-channel link access processing for 4 links, a common memory, and a microprocessing unit, thereby raising the reliability of a primary subscriber.
摘要翻译： ISDN主用户CEPT接口电路包括用于在PCM子高速公路上发送和接收B信道的B信道接口电路，用于控制每个CEPT的时间/空间切换电路，用于形成帧的混合电路，线路接口电路用于将单极信号转换为双极信号以将发送数据流发送到用户线路，以及将从用户接收的双极性信号转换为单极性信号，用于实现用于4个链路的D信道链路接入处理的D信道接口电路，公共存储器和微处理单元，从而提高主用户的可靠性。

6. 发明授权

KR1019940007985B1 ISDN 일차군 기본액세스 다중 가입자 정합장치 失效
标题翻译： ISDN主基站基本接入多用户单元
公开(公告)号：KR1019940007985B1
公开(公告)日：1994-08-31
申请号：KR1019910026090
申请日：1991-12-30
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 박성수 , 김진태 , 강석열 , 김철규
IPC分类号： H04M11/06
CPC分类号： H04Q11/0464 , H04Q2213/1302 , H04Q2213/1304 , H04Q2213/13176 , H04Q2213/13202 , H04Q2213/13205 , H04Q2213/13209
摘要： The device increases an integrated degree by construction of an IDPA matching circuit, and is enable to match other blocks. The device includes a primary basic subscriber matching means (1) which matches 3*8 (2B+D) channels/board; NORTH AMERICA or 2*12 (2B+D) channels/board; EUROPE, communicates subscriber line with 2.048 Mbps sub-highway data, and an IDPA matching means (2) which transmits D channel to corresponding subscribers. The subscriber matching means (1) includes a B channel matchong means (11), a time/space switching means (12), a hybrid means (13), a line matching means (14), and a D/C channel matching means (15).
摘要翻译：该装置通过构造IDPA匹配电路来提高集成度，并且能够匹配其他块。该设备包括与3 * 8（2B + D）个通道/板匹配的主要基本用户匹配装置（1）北美或2 * 12（2B + D）渠道/板; 欧洲通信用户线与2.048Mbps子公路数据通信，以及IDPA匹配装置（2），其向对应的用户发送D信道。用户匹配装置（1）包括B信道匹配装置（11），时间/空间切换装置（12），混合装置（13），线路匹配装置（14）和D / C信道匹配装置（15）。

7. 发明授权

KR100064905B1 교환시스팀의 CEPT1(유럽)방식 중계선 정합장치 失效
公开(公告)号：KR100064905B1
公开(公告)日：1993-08-31
申请号：KR1019890020568
申请日：1989-12-30
申请人： 주식회사 케이티 , 한국전자통신연구원
发明人： 장문수 , 고성봉 , 김철규 , 김정식
IPC分类号： H04L7/00 , H04J3/06

8. 发明授权

KR100057519B1 CEPT 중계선 정합 보드 어셈블리 失效
公开(公告)号：KR100057519B1
公开(公告)日：1992-12-21
申请号：KR1019890020669
申请日：1989-12-30
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 장문수 , 고성봉 , 김철규 , 김정식
IPC分类号： H04M3/22 , H04Q1/00 , H04Q3/00

9. 发明授权

KR1019920009338B1 교환 시스팀의 T1(북미)방식 중계선 정합 장치 失效
标题翻译： T1型TRUNK匹配系统
公开(公告)号：KR1019920009338B1
公开(公告)日：1992-10-15
申请号：KR1019890020566
申请日：1989-12-30
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 장문수 , 고성봉 , 김철규 , 이윤주
IPC分类号： H04M7/00 , H04M3/00
摘要： The apparatus is for providing a relay line matching device applicable to be connected to ll kinds of switching systems and transmission devices by transmitting/receiving using the subhighway of 2.048 Kbps interface and the internal time switch of a switching system. It includes a PCM Tx/Rx section (21), a loop testing section (22), a control processor matching section (23), a Tx cable matching section (31), a signal data insersting/abstracting section (26), and a slip controller (29).
摘要翻译：该装置用于提供适用于通过使用2.048Kbps接口的高速公路和交换系统的内部时间交换机的发送/接收来连接到11种交换系统和传输设备的中继线路匹配设备。它包括PCM Tx / Rx部分（21），环路测试部分（22），控制处理器匹配部分（23），Tx电缆匹配部分（31），信号数据插入/抽取部分（26），以及滑动控制器（29）。

10. 发明授权

KR1019920007077B1 T1 중계선 정합 보드 어셈블리 失效
标题翻译： T1中继线匹配板组件
公开(公告)号：KR1019920007077B1
公开(公告)日：1992-08-24
申请号：KR1019890020672
申请日：1989-12-30
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 장문수 , 고성봉 , 김철규 , 이윤주
IPC分类号： H04L5/00 , H04J3/06
摘要： The T1 junction line matching board assembly for providing the matching between the T1 mode PCM junction line and the system comprises; a TSU matching means (1) receiving a clock for time switch terminal, sub-highway bit stream telecommunication of 1.544 MbPS speed, and data transmission; a T/S switch means (2) for exchanging and assigning the stream slots by controlling of firm ware (F/W) connected to the TSU matching means; a DTI hybrid means (3) for processing the T1 attendent function; a line matching means (4) receiving/transmitting the bipolarity PCM data with AMI line code, which is connected to the DTI hybrid means; an OBP circuit operating the system by controlling of microprocessor; a buffer (6) for reading/writing the error state.
摘要翻译：用于提供T1模式PCM连接线与系统之间的匹配的T1连接线匹配板组件包括： TSU匹配装置（1）接收时间切换终端的时钟，1.544MbPS速度的子公路比特流电信和数据传输; T / S切换装置（2），用于通过控制连接到TSU匹配装置的固件（F / W）来交换和分配流槽; 用于处理T1出席功能的DTI混合装置（3）; 行匹配装置（4）接收/发送与DTI混合装置连接的具有AMI线码的双极性PCM数据; 通过控制微处理器操作系统的OBP电路; 用于读/写错误状态的缓冲器（6）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式