专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102118836B1 SIMD 아키텍처에서 레인 셔플을 위한 셔플러 회로 有权
公开(公告)号：KR102118836B1
公开(公告)日：2020-06-03
申请号：KR1020197000601
申请日：2017-05-19
申请人： 퀄컴 인코포레이티드
发明人： 한량 , 진샹동 , 천린 , 두윈 , 부르드알렉세이블라디미로비치
IPC分类号： G06F15/80 , G06F9/30 , G06F9/38 , G06F13/40

2. 发明公开

KR1020160148673A ＳＩＭＤ 프로세싱 시스템에 있어서의 직렬화된 실행을 위한 기법들 审中-实审
标题翻译： SIMD处理系统中串行执行的技术
公开(公告)号：KR1020160148673A
公开(公告)日：2016-12-26
申请号：KR1020167033480
申请日：2015-04-10
申请人： 퀄컴 인코포레이티드
发明人： 그루버앤드류에반 , 천린 , 두윈 , 부르드알렉세이블라디미로비치
IPC分类号： G06F9/38
CPC分类号： G06F9/3851 , G06F9/3887
摘要： SIMD 프로세서는복수의스레드들로부터하나이상의활성스레드들을결정하고, 하나이상의활성스레드들로부터하나의활성스레드를선택하고, 그리고선택된활성스레드상에서발산동작을수행하도록구성될수도있다. 발산동작은직렬동작일수도있다.
摘要翻译： SIMD处理器可以被配置为从多个线程确定一个或多个活动线程，从一个或多个活动线程中选择一个活动线程，并对所选择的活动线程执行发散操作。发散操作可以是串行操作。

3. 发明授权

KR101321655B1 믹스된 정밀도 명령 실행을 갖는 프로그래머블 스트리밍 프로세서 有权
标题翻译：具有混合精度指令执行的可编程流水处理器
公开(公告)号：KR101321655B1
公开(公告)日：2013-10-30
申请号：KR1020107026039
申请日：2009-04-21
申请人： 퀄컴 인코포레이티드
发明人： 두윈 , 위춘 , 자오궈팡 , 몰로이스티븐
IPC分类号： G06T17/00 , G06T1/00
CPC分类号： G06T15/005 , G06F8/47
摘要： 본 개시는 상이한 실행 유닛들을 사용하여 믹스된-정밀도 (예컨대, 풀-정밀도, 하프-정밀도) 명령들을 실행할 수 있는 프로그래머블 스트리밍 프로세서에 관한 것이다. 다양한 실행 유닛들은 특정한 정밀도 레벨에서 명령들을 실행하기 위해 그래픽스 데이터를 각각 사용할 수 있다. 예시적인 프로그래머블 쉐이더 프로세서는 제어기 및 다수의 실행 유닛들을 포함한다. 제어기는 실행을 위한 명령을 수신하고 명령의 실행을 위한 데이터 정밀도의 표시를 수신하도록 구성된다. 또한, 제어기는, 실행되는 경우에 명령과 연관된 그래픽스 데이터를 표시된 데이터 정밀도로 변환하는 개별적인 변환 명령을 수신하도록 구성된다. 동작가능한 경우에, 제어기는 표시된 데이터 정밀도에 기초하여 실행 유닛들 중 하나를 선택한다. 그 후, 제어기는 선택된 실행 유닛으로 하여금 명령과 연관된 그래픽스 데이터를 사용하여 표시된 데이터 정밀도로 명령을 실행하게 한다.

4. 发明公开

KR1020120025534A 연기형 버텍스 셰이딩을 갖는 그래픽스 프로세싱 유닛 有权
标题翻译：图形处理单元，带有VERTEX SHADING
公开(公告)号：KR1020120025534A
公开(公告)日：2012-03-15
申请号：KR1020117030389
申请日：2010-05-28
申请人： 퀄컴 인코포레이티드
发明人： 자오궈팡 , 두윈 , 천링쥔 , 위춘
IPC分类号： G06T15/00
CPC分类号： G06T15/40 , G06T1/20 , G06T15/005
摘要： 연기형 버텍스 셰이딩을 이용하여 그래픽스 프로세싱 유닛 (GPU) 으로 그래픽스 이미지들을 프로세싱하기 위한 기술들이 서술된다. 예시적인 방법은 다음을 포함한다: 그래픽스 프로세싱 유닛 (GPU) 의 프로세싱 파이프라인 내에서, 이미지 기하학적 구조 (image geometry) 내의 각각의 프리미티브의 버텍스들에 대한 버텍스 좌표들을 생성하는 단계로서, 상기 버텍스 좌표들은 상기 버텍스들의 각각의 버텍스에 대한 위치 및 원근 (perspective) 파라미터를 포함하며, 상기 이미지 기하학적 구조는 그래픽스 이미지를 표현하는, 상기 생성 단계; GPU 의 프로세싱 파이프라인 내에서, 버텍스 좌표들에 기초하여 이미지 기하학적 구조 내의 가시적인 프리미티브들을 식별하는 단계; 및 상기 가시적인 프리미티브들을 식별하는 것에 응답하여, 상기 그래픽스 이미지의 표면 특성들을 결정하기 위해, 상기 GPU 의 프로세싱 파이프라인 내에서, 상기 가시적인 프리미티브들의 버텍스들만에 대한 버텍스 속성들을 생성하는 단계.

5. 发明授权

KR101085810B1 멀티스테이지 부동 소수점 누산기 有权
标题翻译：多级浮点积分器
公开(公告)号：KR101085810B1
公开(公告)日：2011-11-22
申请号：KR1020097001736
申请日：2007-08-17
申请人： 퀄컴 인코포레이티드
发明人： 두윈 , 위춘 , 자오궈팡
IPC分类号： G06F7/485 , G06F5/01 , G06F7/509
CPC分类号： G06F7/5095 , G06F5/012 , G06F7/485 , G06F7/49936 , G06F2207/3884
摘要： 멀티스테이지 부동 소수점 누산기는 적어도 2 개의 스테이지를 포함하고, 보다 고속으로 동작할 수 있다. 일 디자인에 있어서, 부동 소수점 누산기는 제 1 스테이지 및 제 2 스테이지를 포함한다. 제 1 스테이지는 3 개의 피연산자 정렬 유닛, 2 개의 다중화기, 및 3 개의 래치를 포함한다. 3 개의 피연산자 정렬 유닛은, 현재의 부동 소수점 값, 이전의 부동 소수점 값, 및 이전의 누산된 값에 대해 동작한다. 제 1 다중화기는 제 2 피연산자 정렬 유닛으로 제로 또는 이전의 부동 소수점 값을 제공한다. 제 2 다중화기는 제 3 피연산자 정렬 유닛으로 제로 또는 이전의 누산된 값을 제공한다. 3 개의 래치는 3 개의 피연산자 정렬 유닛에 연결된다. 제 2 스테이지는, 3 개의 피연산자 정렬 유닛에 의해 발생된 피연산자를 합산하는 3-피연산자 가산기, 래치, 및 후정렬 유닛을 포함한다.
멀티스테이지 부동 소수점 누산기, 피연산자 정렬, 후정렬, 산술 논리 유닛, 그래픽스, MAC 연산, 파이프라인

6. 发明公开

KR1020100072346A 그래픽스 프로세싱 유닛에서의 디맨드-기반 전력 제어 有权
标题翻译：图形处理单元中基于需求的功率控制
公开(公告)号：KR1020100072346A
公开(公告)日：2010-06-30
申请号：KR1020107010163
申请日：2008-10-10
申请人： 퀄컴 인코포레이티드
发明人： 두윈 , 위춘 , 자오궈팡
IPC分类号： G06F1/32 , G06F9/32
CPC分类号： G06F1/3203 , G06F1/3287 , G06T1/20 , Y02D10/171 , Y02D50/20
摘要： Disclosed herein is power controller for use with a graphics processing unit. The power controller monitors, manages and controls power supplied to components of a pipeline of the graphics processing unit. The power controller determining whether and to what extent power is to be supplied to a pipeline component based on status information received by the power controller in connection with the pipeline component. The power controller is capable of identifying a trend using the received status information, and determining whether and to what extent power is to be supplied to a pipeline component based on the identified trend.
摘要翻译：这里公开了与图形处理单元一起使用的功率控制器。功率控制器监视，管理和控制提供给图形处理单元的管线的组件的电力。功率控制器基于由电力控制器与流水线部件相关联的状态信息来确定是否以及在何种程度上向管道部件提供功率。功率控制器能够使用接收到的状态信息来识别趋势，并且基于所识别的趋势来确定是否以及在何种程度上向管道部件供电。

7. 发明公开

KR1020170007742A 중간 스토리지로서 파이프라인 레지스터들의 활용 审中-实审
标题翻译：使用管道注册器作为中间存储
公开(公告)号：KR1020170007742A
公开(公告)日：2017-01-20
申请号：KR1020167031480
申请日：2015-04-21
申请人： 퀄컴 인코포레이티드
发明人： 천린 , 두윈 , 우다야쿠마란수메쉬 , 장치홍 , 그루버앤드류에반
IPC分类号： G06F9/38 , G06F9/30
CPC分类号： G06F9/3012 , G06F9/30032 , G06F9/3017 , G06F9/3869 , G06F9/3875
摘要： 일예에서, 방법은, 프로세싱유닛에의해, 제 1 범용레지스터 (GPR) 로부터제 3 GPR 로제 1 값이이동되고제 2 GPR 로부터제 4 GPR 로제 2 값이이동되는것을요청하는하나이상의명령들을수신하는것에응답하여, 초기로직유닛에의해그리고제 1 클록사이클중에, 초기파이프라인레지스터에제 1 값을복사하는단계, 초기로직에의해그리고제 2 클록사이클중에, 초기파이프라인레지스터에제 2 값을복사하는단계, 최종로직유닛에의해그리고제 3 클록사이클중에, 최종파이프라인레지스터로부터제 3 GPR 로제 1 값을복사하는단계, 및최종로직유닛에의해그리고제 4 클록사이클중에, 최종파이프라인레지스터로부터제 4 GPR 로제 2 값을복사하는단계를포함한다.
摘要翻译：在一个示例中，一种方法包括响应于由处理单元接收一个或多个请求将第一值从第一通用寄存器（GPR）移动到第三GPR的指令，并且第二值从第二个 GPR到第四个GPR，由初始逻辑单元和在第一时钟周期期间将第一个值复制到初始流水线寄存器，通过初始逻辑复制第二个时钟周期，将第二个值复制到初始流水线寄存器，由最终逻辑单元和在第三时钟周期期间将第一值从最终流水线寄存器复制到第三GPR，并且由最终逻辑单元复制并在第四时钟周期期间从最终管道复制第二值注册到第四个GPR。

8. 发明授权

KR101342797B1 효율적인 2-Ｄ 및 3-Ｄ 그래픽스 프로세싱 有权
标题翻译：有效的二维和三维图形处理
公开(公告)号：KR101342797B1
公开(公告)日：2013-12-20
申请号：KR1020097019254
申请日：2008-02-15
申请人： 퀄컴 인코포레이티드
发明人： 자오궈팡 , 도비앵거스엠 , 윈자이씨 , 두윈 , 위춘
IPC分类号： G06T15/00 , G06T1/20
CPC分类号： G06T15/005 , G06T11/40 , G09G5/363
摘要： 2-D 및 3-D 그래픽스모두를지원하는기술이설명된다. 그래픽스프로세싱유닛 (GPU) 은 3-D 그래픽스이미지를렌더링하기위해 3-D 그래픽스파이프라인에따라 3-D 그래픽스프로세싱을수행할수도있으며, 또한 2-D 이미지를렌더링하기위해 2-D 그래픽스파이프라인에따라 2-D 그래픽스프로세싱을수행할수도있다. 2-D 그래픽스파이프라인의각 스테이지는 3-D 그래픽스파이프라인의적어도하나의스테이지에매핑될수도있다. 예를들어, 2-D 그래픽스에서의클립핑, 마스킹및 시저링은 3-D 그래픽스에서의깊이테스트스테이지에매핑될수도있다. 2-D 그래픽스에서의경로내의픽셀에대한커버리지값은 3-D 그래픽스에서의래스터화및 깊이테스트스테이지를사용하여결정될수도있다. 2-D 그래픽스에서의페인트생성스테이지및 이미지보간스테이지는 3-D 그래픽스에서의프래그먼트쉐이더스테이지에매핑될수도있다. 2-D 그래픽스에서의블렌딩스테이지는 3-D 그래픽스에서의블렌딩스테이지에매핑될수도있다.

9. 发明授权

KR101237177B1 서버-기반 코드 컴필레이션 有权
标题翻译：基于服务器的代码编译
公开(公告)号：KR101237177B1
公开(公告)日：2013-02-25
申请号：KR1020107010539
申请日：2008-10-24
申请人： 퀄컴 인코포레이티드
发明人： 천링쥔 , 두윈 , 위춘 , 자오궈팡
IPC分类号： G06F9/45 , G06F9/30 , G06F15/16
CPC分类号： G06F8/41
摘要： 데이터 통신 네트워크에 대한 인터페이스, 복수의 상이한 컴파일러를 저장하는 컴파일러 라이브러리, 및 인터페이스에서 수신된 데이터에 응답하며 로직을 포함하는 컴파일러 선택 로직을 포함하는 서버가 개시된다. 컴파일러 선택 로직은 수신된 데이터의 평가에 기초하여 복수의 상이한 컴파일러 중 하나를 선택하도록 구성된다. 선택된 컴파일러는 컴파일된 출력 데이터를 생성하며, 컴파일된 출력 데이터는 데이터 통신 네트워크를 통해 클라이언트에게 통신된다.

10. 发明公开

KR1020110002098A 믹스된 정밀도 명령 실행을 갖는 프로그래머블 스트리밍 프로세서 有权
标题翻译：具有混合精度指令执行的可编程流水处理器
公开(公告)号：KR1020110002098A
公开(公告)日：2011-01-06
申请号：KR1020107026039
申请日：2009-04-21
申请人： 퀄컴 인코포레이티드
发明人： 두윈 , 위춘 , 자오궈팡 , 몰로이스티븐
IPC分类号： G06T17/00 , G06T1/00
CPC分类号： G06T15/005 , G06F8/47
摘要： 본 개시는 상이한 실행 유닛들을 사용하여 믹스된-정밀도 (예컨대, 풀-정밀도, 하프-정밀도) 명령들을 실행할 수 있는 프로그래머블 스트리밍 프로세서에 관한 것이다. 다양한 실행 유닛들은 특정한 정밀도 레벨에서 명령들을 실행하기 위해 그래픽스 데이터를 각각 사용할 수 있다. 예시적인 프로그래머블 쉐이더 프로세서는 제어기 및 다수의 실행 유닛들을 포함한다. 제어기는 실행을 위한 명령을 수신하고 명령의 실행을 위한 데이터 정밀도의 표시를 수신하도록 구성된다. 또한, 제어기는, 실행되는 경우에 명령과 연관된 그래픽스 데이터를 표시된 데이터 정밀도로 변환하는 개별적인 변환 명령을 수신하도록 구성된다. 동작가능한 경우에, 제어기는 표시된 데이터 정밀도에 기초하여 실행 유닛들 중 하나를 선택한다. 그 후, 제어기는 선택된 실행 유닛으로 하여금 명령과 연관된 그래픽스 데이터를 사용하여 표시된 데이터 정밀도로 명령을 실행하게 한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式