会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明公开
    • 고주파 영역의 무선주파수 전계 효과 트랜지스터 전산 모사방법
    • 无源频率金属氧化物半导体填充效应晶体的完全准静态建模方法
    • KR1020090000249A
    • 2009-01-07
    • KR1020070012976
    • 2007-02-08
    • 인하대학교 산학협력단
    • 신형철강인만원태영조상영
    • G06F17/00G06F9/455
    • H01L29/435G06F17/10G06F17/5009G06F2217/14H01L29/66045
    • A method for simulating an RF(Radio Frequency) MOSFET(Metal Oxide Semiconductor Field Effect Transistor) through RF modeling is provided to offer a complete small-signal model capable of expressing all physical phenomena of the RF MOSFET semiconductor device while being simple and direct in a 20 Ghz band. The complete small-signal model expressing all physical phenomena of the RF MOSFET semiconductor device is suggested. Capacitances(Cjs, Cjd, Rsub) related to a substrate signal coupling network are removed. Turn-on/off of a circuit is precisely controlled by adding Cbs, Cbd, and Cmb. The residual current is easily discharged to earth by adding Rsub having a high resistance value to a body while removing the residual current by adding overlap capacitance(cgse, cgde).
    • 提供了一种通过RF建模模拟RF(射频)MOSFET(金属氧化物半导体场效应晶体管)的方法,以提供能够表现RF MOSFET半导体器件的所有物理现象的完整小信号模型,同时简单直接 一个20 Ghz乐队。 提出了表达RF MOSFET半导体器件的所有物理现象的完整小信号模型。 去除与衬底信号耦合网络相关的电容(Cjs,Cjd,Rsub)。 通过添加Cbs,Cbd和Cmb来精确控制电路的开/关。 通过向身体添加具有高电阻值的Rsub,通过添加重叠电容(cgse,cgde)除去剩余电流,容易将残留电流放电到地面。
    • 4. 发明公开
    • 특정 패턴 형성을 위한 리소그래피 공정 전산 모사 방법
    • 用于形成特定图案的算法
    • KR1020080074246A
    • 2008-08-13
    • KR1020070012984
    • 2007-02-08
    • 인하대학교 산학협력단
    • 오혜근장욱원태영신우정
    • H01L21/027
    • H01L21/0274
    • A lithography process for forming a specific pattern is provided to form a desired pattern by controlling properly a stacked structure of semiconductors. A lithography process is performed to form a desired shape of pattern on a wafer(1) in a semiconductor manufacturing process. A first and second semiconductors(2,3) are stacked in a vertical direction. The desired shape of pattern is easily obtained by applying different etch processes according to optical contrast characteristics of each semiconductor. The first and second semiconductors are formed by controlling properly etch ratios according to refractive indexes and diffractive indexes. The first and second semiconductors have different optical contrasts or similar optical contrasts.
    • 提供用于形成特定图案的光刻工艺以通过适当地控制半导体的堆叠结构形成期望的图案。 在半导体制造工艺中进行光刻工艺以在晶片(1)上形成期望的图案形状。 第一和第二半导体(2,3)在垂直方向上堆叠。 通过根据每个半导体的光学对比特性应用不同的蚀刻工艺,可以容易地获得期望的图案形状。 第一和第二半导体通过根据折射率和衍射指数控制合适的蚀刻比例来形成。 第一和第二半导体具有不同的光学对比度或类似的光学对比度。
    • 5. 发明公开
    • 유한 요소 수치해석을 위한 메쉬 생성 방법
    • 用于有限元数值分析的MESH生成方法
    • KR1020070107838A
    • 2007-11-08
    • KR1020060040305
    • 2006-05-04
    • 인하대학교 산학협력단
    • 원태영
    • G06F17/50G06F19/00
    • G06F17/5018
    • A mesh generation method for a finite element numerical analysis is provided to reduce a calculation time required for a total simulation upon applying a finite element analysis. A mesh generation method for a finite element numerical analysis includes the steps of: generating node data, polygon data, and polyhedron data for a structure in which a computer simulation is performed; generating a curve definition data; generating a polygon linked list defining each polygon; generating a surface mesh composed of a triangle surface for a polygon registered in the polygon linked list; and dividing an inner region of a polygon region defined by the triangle mesh into a tetrahedron region to generate another mesh.
    • 提供了一种用于有限元数值分析的网格生成方法,以减少在应用有限元分析时进行总模拟所需的计算时间。 用于有限元数值分析的网格生成方法包括以下步骤:为执行计算机模拟的结构生成节点数据,多边形数据和多面体数据; 生成曲线定义数据; 生成定义每个多边形的多边形链接列表; 生成由多边形链接列表中登记的多边形的三角形表面构成的表面网格; 并且将由三角形网格限定的多边形区域的内部区域划分为四面体区域以生成另一个网格。
    • 6. 发明公开
    • 초정밀 멤스 소자 시뮬레이션 방법
    • 超精密MEMS器件的仿真方法
    • KR1020060057692A
    • 2006-05-29
    • KR1020040096679
    • 2004-11-24
    • 인하대학교 산학협력단
    • 원태영윤석인
    • H01L21/00
    • H01L22/20G06F9/455
    • 본 발명은 초정밀 멤스 소자 시뮬레이션 방법에 관한 것으로서, 특히 몬테카를로 수치 해석 계산과 셀 제거 방식의 표면 전진 계산을 수행함에 있어 병렬 컴퓨팅 알고리즘을 적용하여 수치 계산의 효율성을 높이기 위한 반도체 식각 공정 시뮬레이션 방법을 제공한다.
      본 발명의 초정밀 멤스 소자 시뮬레이션 방법은 기판 입자를 제거하기 위한 특정 이온이 플라즈마 챔버 내부의 공핍층을 통과하여 기판에 도달하는 입자 거동 메카니즘을 시뮬레이션하는 단계에 있어서, 병렬 컴퓨팅 몬테카를로 수치해석 알고리즘을 적용하는 단계와, 기판에 도달된 식각 입자에 의한 표면의 형상 변화 시뮬레이션 단계에 있어서, 병렬 표면 전진 알고리즘을 적용하는 단계를 구비하는 것을 특징으로 한다.
      이와 같이 본원 발명은 이온 거동 시뮬레이션과 기판 표면 전진 시뮬레이션에 병렬 컴퓨팅 알고리즘을 적용함으로써, 단일 프로세서에 의한 방대한 메모리 사용 및 계산 시간의 지연 등 계산상의 문제점을 해결한다.
      초정밀 멤스 소자, 시뮬레이션.