专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020080067372A 집적 회로, 그 방법 및 시스템 有权
标题翻译：时间多功能动态门禁终止
公开(公告)号：KR1020080067372A
公开(公告)日：2008-07-18
申请号：KR1020087013510
申请日：2006-12-05
申请人： 인텔 코포레이션
发明人： 콕스크리스토퍼 , 버지스조지
IPC分类号： G06F13/40 , G06F15/78 , G06F13/28
CPC分类号： H04L25/0298 , G06F13/4086
摘要： Embodiments of the invention are generally directed to systems, methods, and apparatuses for time-multiplexed dynamic on-die termination. In an embodiment, an integrated circuit receives, during a first clock, an on-die termination (ODT) activation signal at its ODT pin. The integrated circuit also receives, during a second clock, an ODT value selection signal on its ODT pin. In an embodiment, the integrated circuit prevents a reset of the state of the ODT activation signal for a predetermined period of time to enable the multiplexing of signals on the ODT pin. Other embodiments are described and claimed.
摘要翻译：本发明的实施例一般涉及用于时分复用动态片上终端的系统，方法和装置。在一个实施例中，集成电路在第一时钟期间接收其ODT引脚上的管芯端接（ODT）激活信号。在第二个时钟期间，集成电路还在其ODT引脚上接收ODT值选择信号。在一个实施例中，集成电路防止了ODT激活信号的状态的复位达预定的时间段，以便能够复用ODT引脚上的信号。描述和要求保护其他实施例。

2. 发明公开

KR1020080106328A 메모리 에이전트 및 메모리 시스템과 메모리 에이전트의 종단부 임피던스를 동적으로 가변시키는 단계를 포함하는 방법 无效
标题翻译：具有动态终止的记忆系统
公开(公告)号：KR1020080106328A
公开(公告)日：2008-12-04
申请号：KR1020087023942
申请日：2007-03-30
申请人： 인텔 코포레이션
发明人： 오이에히데오 , 패미해니 , 콕스크리스토퍼 , 버지스조지
IPC分类号： G11C7/10 , H03K19/003
CPC分类号： H04L25/0298 , H04L25/0278
摘要： The termination impedance of a memory agent may be selected dynamically. A transmission line may be simultaneously terminated with a first impedance at first memory agent and a different impedance at a second memory agent. A memory agent may have a terminator with at least two termination values and logic to dynamically select the termination values. Other embodiments are described and claimed. ® KIPO & WIPO 2009
摘要翻译：可以动态地选择存储器的终止阻抗。传输线可以以第一存储器处的第一阻抗和第二存储器处的不同阻抗同时终止。存储器可以具有终止器，其具有至少两个终止值和逻辑以动态地选择终止值。描述和要求保护其他实施例。 ®KIPO＆WIPO 2009

3. 发明公开

KR1020080068905A 집적 회로, 그 방법 및 시스템 有权
标题翻译：极性驱动动态死机终止
公开(公告)号：KR1020080068905A
公开(公告)日：2008-07-24
申请号：KR1020087013505
申请日：2006-12-05
申请人： 인텔 코포레이션
发明人： 콕스크리스토퍼 , 버지스조지 , 패미해니 , 오이에히데오
IPC分类号： G11C7/10
CPC分类号： G11C29/02 , G11C5/063 , G11C5/066 , G11C7/1048 , G11C7/20 , G11C29/025 , G11C29/028 , G11C29/50008 , G11C7/22 , G11C11/4093 , G11C11/4096
摘要： Embodiments of the invention are generally directed to systems, methods, and apparatuses for polarity driven on-die termination. In some embodiments, an integrated circuit includes an input/output (I/O) circuit to receive a command and an on-die termination (ODT) pin to receive one or more ODT signals. The integrated circuit may further include control logic coupled to the ODT pin, the control logic to enable, at least in part, a multiplexing of an ODT activation signal and an ODT value selection signal on the ODT pin, the control logic further to control a length of termination based, at least in part, on the command. Other embodiments are described and claimed.
摘要翻译：本发明的实施例一般涉及用于极性驱动的片上端接的系统，方法和装置。在一些实施例中，集成电路包括用于接收命令的输入/输出（I / O）电路和用于接收一个或多个ODT信号的片上终端（ODT）引脚。集成电路还可以包括耦合到ODT引脚的控制逻辑，所述控制逻辑至少部分地使得ODT引脚上的ODT激活信号和ODT值选择信号的复用，所述控制逻辑进一步控制至少部分地基于命令的长度。描述和要求保护其他实施例。

4. 发明授权

KR101026677B1 집적 회로, 그 방법 및 시스템 有权
标题翻译：时间多功能动态门禁终止
公开(公告)号：KR101026677B1
公开(公告)日：2011-04-04
申请号：KR1020087013510
申请日：2006-12-05
申请人： 인텔 코포레이션
发明人： 콕스크리스토퍼 , 버지스조지
IPC分类号： G06F13/40 , G06F15/78 , G06F13/28
CPC分类号： H04L25/0298 , G06F13/4086
摘要： 본 발명의 실시예는 전반적으로 극성 구동 ODT(on-die termination)를 위한 시스템, 방법 및 장치에 관한 것이다. 일 실시예에서, 집적 회로는 제 1 클록 동안, ODT(on-die termination) 핀에서 ODT 활성화 신호를 수신한다. 집적 회로는 제 2 클록 동안, ODT 핀 상에서 ODT 값 선택 신호를 또한 수신한다. 일 실시예에서, 집적 회로는 ODT 핀 상에서 신호의 멀티플렉싱을 인에이블하기 위해 정의된 시간 구강 동안 ODT 활성화 신호의 상태의 리세트를 방지한다. 다른 실시예가 기술되고 청구되어 있다.

5. 发明授权

KR100951091B1 집적 회로, 그 방법 및 시스템 有权
标题翻译：极性驱动动态死机终止
公开(公告)号：KR100951091B1
公开(公告)日：2010-04-05
申请号：KR1020087013505
申请日：2006-12-05
申请人： 인텔 코포레이션
发明人： 콕스크리스토퍼 , 버지스조지 , 패미해니 , 오이에히데오
IPC分类号： G11C7/10
CPC分类号： G11C29/02 , G11C5/063 , G11C5/066 , G11C7/1048 , G11C7/20 , G11C29/025 , G11C29/028 , G11C29/50008
摘要： 본 발명의 실시예는 전반적으로 극성 구동 ODT(on-die termination)를 위한 시스템, 방법 및 장치에 관한 것이다. 일 실시예에서, 집적 회로는 커맨드를 수신하는 입/출력(I/O) 회로와, 하나 이상의 ODT(on-die termination) 신호를 수신하는 ODT 핀을 포함한다. 집적 회로는 ODT 핀에 결합되며, ODT 핀 상에서 ODT 활성화 신호 및 ODT 값 선택 신호의 멀티플렉싱을 적어도 부분적으로 인에이블하고, 커맨드에 적어도 부분적으로 근거하여, 종단의 길이를 제어하는 제어 로직을 더 포함한다. 다른 실시예가 기술되고 청구되어 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式