专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140046381A 고착 고장을 갖는 메모리 셀을 수용하기 위한 리던던트 비트의 인코딩 및 디코딩 有权
标题翻译：编码和解码冗余位以保存存在故障的记忆细胞
公开(公告)号：KR1020140046381A
公开(公告)日：2014-04-18
申请号：KR1020130119756
申请日：2013-10-08
申请人： 에이취지에스티 네덜란드 비.브이.
发明人： 마티스쿠로버트유게니우 , 프란카네토루이즈 , 기요시릴 , 마디비파헤삼 , 반디그즈보니미르 , 왕큉보
IPC分类号： G11C29/14 , G11C29/40 , G11C29/00
CPC分类号： G11C29/802 , G06F11/1048 , G11C29/52 , G11C2029/0411
摘要： A data storage system has a memory circuit that comprises memory cells and a control circuit that receives data bits provided for storage in the memory cells. The control circuit encodes the data bits to generate a first set of redundant bits and encoded data bits, such that the encoded data bits selected for storage in a first subset of the memory cells with first stuck-at faults have digital values of corresponding ones of the first stuck-at faults. The control circuit encodes the first set of redundant bits to generate a second set of redundant bits. The control circuit performs logic functions on the second set of redundant bits and the encoded data bits to generate a third set of redundant bits, such that redundant bits in the third set of redundant bits selected for storage in a second subset of the memory cells with second stuck-at faults have digital values of corresponding ones of the second stuck-at faults. [Reference numerals] (101) Control circuit; (102,103) Memory circuit
摘要翻译：数据存储系统具有包括存储器单元的存储器电路和接收提供用于存储在存储器单元中的数据位的控制电路。控制电路对数据位进行编码以产生第一组冗余位和编码数据位，使得被选择用于存储在具有第一个卡住故障的存储单元的第一子集中的编码数据位具有数字值第一个卡住的故障。控制电路对第一组冗余位进行编码以产生第二组冗余位。控制电路在第二组冗余位和编码数据位上执行逻辑功能以产生第三组冗余位，使得选择用于存储在存储器单元的第二子集中的第三组冗余位中的冗余位，第二个卡住的故障具有对应的第二个卡住故障的数字值。（附图标记）（101）控制电路; （102,103）存储电路

2. 发明公开

KR1020150120919A 저전력 저지연 고용량 스토리지 클래스 메모리용 장치 및 방법 有权
标题翻译：低功耗低容量存储类存储器的装置和方法
公开(公告)号：KR1020150120919A
公开(公告)日：2015-10-28
申请号：KR1020150143016
申请日：2015-10-13
申请人： 에이취지에스티 네덜란드 비.브이.
发明人： 추프랭크알 , 프란카네토루이즈엠 , 차이티모시케이 , 왕큉보
IPC分类号： G06F12/02 , G06F3/06
CPC分类号： G06F12/06 , G06F12/0223 , G06F12/0238 , G06F2212/2022 , G06F2212/2024 , G06F2212/205 , G11C11/005 , Y02D10/13
摘要： 동적랜덤접속메모리(DRAM)로구성되는직접연결된양면메모리(DIMM, dual in line memory) 카드및 예를들어, 상변화메모리(PCM, phase change memory), 저항형 RAM(ReRAM), 스핀주입자화반전메모리(STT-RAM, spin transfer-torque RAM), 및 NAND 플래시칩들인적어도하나의비휘발성메모리를포함하는, 강화된고체-상태스토리지클래스메모리(eSCM)를구현하기위한방법및 스토리지시스템이제공된다. eSCM 프로세서는주로데이터세트사이즈를기반으로 DRAM 및적어도하나의비휘발성메모리사이의데이터의선택적할당을제어한다.
摘要翻译：提供了一种方法和存储系统，用于实现包括直接连接的包含动态随机存取存储器（DRAM）的在线存储器（DIMM）卡的增强型固态存储类存储器（eSCM）和至少一个非易失性存储器，例如相变存储器（PCM），电阻RAM（ReRAM），自旋转移 - 转矩RAM（STT-RAM）和NAND闪存芯片。 eSCM处理器控制主要基于数据集大小来选择性地在DRAM和至少一个非易失性存储器之间分配数据。

3. 发明授权

KR101637065B1 고착 고장을 갖는 메모리 셀들을 수용하기 위한 데이터의 부호화 및 복호화 有权
标题翻译：编码和解码数据来保存存在故障的记忆细胞
公开(公告)号：KR101637065B1
公开(公告)日：2016-07-06
申请号：KR1020130120076
申请日：2013-10-08
申请人： 에이취지에스티 네덜란드 비.브이.
发明人： 마티스쿠유게니우로버트 , 프란카네토루이스엠 , 기요시릴 , 마다비파헤삼 , 반디크즈보니미르 , 왕큉보
IPC分类号： G11C29/14 , G11C29/42 , G11C13/02
CPC分类号： G06F11/1012 , G06F11/1008 , G06F11/108
摘要： 데이터저장시스템은, 메모리셀들을갖는제어회로및 상기메모리셀들에저장을위해제공된데이터비트들을수신하도록동작하는제어회로를포함한다. 상기제어회로는제1 매트릭스를수신하도록동작할수 있다. 상기제1 매트릭스의각 행은데이터비트들의특정한하나에대응한다. 상기제어회로는고착고장들을갖는메모리셀들의서브세트에저장을위해제공된데이터비트들에대응하는제1 매트릭스의행들만갖는제2 매트릭스를생성하도록동작할수 있다. 상기제어회로는제2 매트릭스의선형독립인열들을갖는제3 매트릭스를생성하도록동작할수 있다. 상기제어회로는상기제3 매트릭스를사용하여, 부호화된데이터비트들및 중복비트들을생성하기위해데이터비트들을부호화하도록동작할수 있다.

4. 发明授权

KR101629615B1 저전력 저지연 고용량 스토리지 클래스 메모리용 장치 및 방법 有权
标题翻译：低功耗低容量存储类存储器的装置和方法
公开(公告)号：KR101629615B1
公开(公告)日：2016-06-13
申请号：KR1020150143016
申请日：2015-10-13
申请人： 에이취지에스티 네덜란드 비.브이.
发明人： 추프랭크알 , 프란카네토루이즈엠 , 차이티모시케이 , 왕큉보
IPC分类号： G06F12/02 , G06F3/06
CPC分类号： G06F12/06 , G06F12/0223 , G06F12/0238 , G06F2212/2022 , G06F2212/2024 , G06F2212/205 , G11C11/005 , Y02D10/13
摘要： 동적랜덤접속메모리(DRAM)로구성되는직접연결된양면메모리(DIMM, dual in line memory) 카드및 예를들어, 상변화메모리(PCM, phase change memory), 저항형 RAM(ReRAM), 스핀주입자화반전메모리(STT-RAM, spin transfer-torque RAM), 및 NAND 플래시칩들인적어도하나의비휘발성메모리를포함하는, 강화된고체-상태스토리지클래스메모리(eSCM)를구현하기위한방법및 스토리지시스템이제공된다. eSCM 프로세서는주로데이터세트사이즈를기반으로 DRAM 및적어도하나의비휘발성메모리사이의데이터의선택적할당을제어한다.

5. 发明公开

KR1020140046386A 고착 고장을 갖는 메모리 셀들을 수용하기 위한 데이터의 부호화 및 복호화 有权
标题翻译：编码和解码数据来保存存在故障的记忆细胞
公开(公告)号：KR1020140046386A
公开(公告)日：2014-04-18
申请号：KR1020130120076
申请日：2013-10-08
申请人： 에이취지에스티 네덜란드 비.브이.
发明人： 마티스쿠유게니우로버트 , 프란카네토루이스엠 , 기요시릴 , 마다비파헤삼 , 반디크즈보니미르 , 왕큉보
IPC分类号： G11C29/14 , G11C29/42 , G11C13/02
CPC分类号： G06F11/1012 , G06F11/1008 , G06F11/108
摘要： A data storage system includes a memory circuit that has memory cells and a control circuit that is operable to receive data bits provided for storage in the memory cells. The control circuit can operate to receive a first matrix. Each row of the first matrix corresponds to a specific one of the data bits. The control circuit can operate to generate a second matrix having only the rows of the first matrix that correspond to the data bits provided for storage in a subset of the memory cells having stuck-at faults. The control circuit can operate to generate a third matrix having linearly independent columns of the second matrix. The control circuit can operate to encode the data bits to generate encoded data bits and redundant bits using the third matrix. [Reference numerals] (202) Generate a second matrix having only the data bit rows which correspond to the data bits provided for storing memory cells with stuck-at faults; (203) Generate a third matrix having linearly independent columns of the second matrix; (204) Encode the data bits to generate encoded data bits and redundant bits using the third matrix; (AA) Receive a first matrix; (BB) Each row of the first matrix corresponds to a specific one of data bits
摘要翻译：数据存储系统包括具有存储器单元的存储器电路和可操作以接收提供用于存储在存储器单元中的数据位的控制电路。控制电路可以操作以接收第一矩阵。第一矩阵的每行对应于特定的一个数据位。控制电路可以操作以产生仅具有第一矩阵的行的第二矩阵，该第一矩阵对应于提供用于存储在具有卡入故障的存储器单元的子集中的数据位。控制电路可以操作以产生具有第二矩阵的线性独立列的第三矩阵。控制电路可以操作以对数据位进行编码，以使用第三矩阵来生成编码数据位和冗余位。（附图标记）（202）生成仅具有数据位行的第二矩阵，该数据位行对应于用于存储具有卡住故障的存储单元的数据位; （203）生成具有第二矩阵的线性独立列的第三矩阵; （204）使用第三矩阵对数据位进行编码以产生编码数据位和冗余位; （AA）接收第一个矩阵; （BB）第一矩阵的每行对应于特定的一个数据位

6. 发明授权

KR101543081B1 고착 고장을 갖는 메모리 셀을 수용하기 위한 리던던트 비트의 인코딩 및 디코딩 有权
标题翻译：编码和解码冗余位以保存存在故障的记忆细胞
公开(公告)号：KR101543081B1
公开(公告)日：2015-08-07
申请号：KR1020130119756
申请日：2013-10-08
申请人： 에이취지에스티 네덜란드 비.브이.
发明人： 마티스쿠로버트유게니우 , 프란카네토루이즈 , 기요시릴 , 마디비파헤삼 , 반디그즈보니미르 , 왕큉보
IPC分类号： G11C29/14 , G11C29/40 , G11C29/00
CPC分类号： G11C29/802 , G06F11/1048 , G11C29/52 , G11C2029/0411
摘要： 데이터저장시스템은메모리셀을포함하는메모리회로와메모리셀 내에저장하기위해제공된데이터비트를수신하는제어회로를갖는다. 제어회로는제1 세트의리던던트비트와인코딩된데이터비트를발생시키기위해데이터비트를인코딩하며, 이에의해제1 고착고장을갖는제1 서브세트의 메모리셀 내에저장하기위해선택된인코딩된데이터비트는제1 고착고장중 대응하는고착고장의디지털값을갖는다. 제어회로는제2 세트의리던던트비트를발생시키기위해제1 세트의리던던트비트를인코딩한다. 제어회로는제3 세트의리던던트비트를발생시키기위해제2 세트의리던던트비트와인코딩된데이터비트에대해논리연산을수행하며, 이에의해제2 고착고장을갖는제2 서브세트의메모리셀 내에저장하기위해선택된제3 세트의리던던트비트내 리던던트비트는제2 고착고장중 대응하는고착고장의디지털값을갖는다.

7. 发明公开

KR1020140045269A 저전력 저지연 고용량 스토리지 클래스 메모리용 장치 및 방법 无效
标题翻译：低功耗低容量存储类存储器的装置和方法
公开(公告)号：KR1020140045269A
公开(公告)日：2014-04-16
申请号：KR1020130118516
申请日：2013-10-04
申请人： 에이취지에스티 네덜란드 비.브이.
发明人： 추프랭크알 , 프란카네토루이즈엠 , 차이티모시케이 , 왕큉보
IPC分类号： G06F12/02 , G06F12/06
CPC分类号： G06F12/06 , G06F12/0223 , G06F12/0238 , G06F2212/2022 , G06F2212/2024 , G06F2212/205 , G11C11/005 , Y02D10/13
摘要： A method and a storage system are provided to implement enhanced solid-state storage class memory (eSCM) including a directly connected dual in line memory (DIMM) card containing dynamic random access memory (DRAM) and at least one non-volatile memory; for example, phase change memory (PCM), resistive RAM (ReRAM), spin-transfer-torque RAM (STT-RAM), and NAND flash chips. An eSCM processor controls selectively, allocating data among the DRAM and at least one non-volatile memory based primarily on the size of the data set. [Reference numerals] (102) DIMM card; (108) NAND flash; (110) Processing unit; (112) Control code; (114) Memory electrical interface circuits
摘要翻译：提供了一种方法和存储系统来实现包括直接连接的包含动态随机存取存储器（DRAM）和至少一个非易失性存储器的在线存储器（DIMM）卡的增强型固态存储类存储器（eSCM）; 例如相变存储器（PCM），电阻RAM（ReRAM），自旋转移 - 转矩RAM（STT-RAM）和NAND闪存芯片。 eSCM处理器有选择地进行控制，主要基于数据集的大小在DRAM和至少一个非易失性存储器之间分配数据。（102）DIMM卡; （108）NAND闪存; （110）处理单元; （112）控制码; （114）存储器电接口电路

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式