专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102042859B1 반도체 장치 및 그 동작 방법 有权
公开(公告)号：KR102042859B1
公开(公告)日：2019-11-08
申请号：KR1020130121724
申请日：2013-10-14
申请人： 에스케이하이닉스 주식회사
发明人： 김동건 , 권용기 , 김홍식
IPC分类号： G06F12/02 , G06F12/06

2. 发明授权

KR101881366B1 반도체 장치 및 그 동작 방법 有权
公开(公告)号：KR101881366B1
公开(公告)日：2018-07-24
申请号：KR1020120060066
申请日：2012-06-04
申请人： 에스케이하이닉스 주식회사
发明人： 문영석 , 이형동 , 권용기 , 양형균 , 김홍식
IPC分类号： G11C29/00 , G11C7/24
CPC分类号： G06F11/073 , G06F11/004 , G06F12/00 , G06F12/0804 , G06F2212/3042 , G11C7/02 , G11C7/1006 , G11C11/40603 , G11C11/4085
摘要： 본발명은워드라인디스터번스로인하여셀 데이터가손상되는것을방지할수 있는반도체장치및 그동작방법을제공하는것을목적으로한다.본발명에의한반도체장치의동작방법은제 1 기억장치에대한요청을수신하는단계;, 데이터손상위험성을나타내는정보를참고하여요청된주소에대응하는상기제 1 기억장치의제 1 워드라인에인접하는제 2 워드라인에연결된셀들의데이터손상위험성을판단하는단계, 데이터손상위험성이있는것으로판단하는경우상기제 2 워드라인에연결된셀들의데이터를제 2 기억장치에저장하는단계를포함한다.

3. 发明公开

KR1020170114544A 메모리 컨트롤러를 포함하는 메모리 시스템 및 그의 동작 방법 审中-实审
标题翻译：包括存储器控制器的存储器系统及其操作方法
公开(公告)号：KR1020170114544A
公开(公告)日：2017-10-16
申请号：KR1020160041650
申请日：2016-04-05
申请人： 에스케이하이닉스 주식회사
发明人： 양형균 , 김용주 , 김홍식
IPC分类号： G06F13/16 , G06F11/10 , G06F9/30 , G06F12/06 , G06F12/08
CPC分类号： G06F3/061 , G06F3/0619 , G06F3/0634 , G06F3/0635 , G06F3/064 , G06F3/0659 , G06F3/0673 , G06F11/1076 , G06F13/16 , G06F13/1668
摘要： 호스트로부터요청된데이터를저장하는메모리장치, 및제1 동작모드시, 상기데이터에관한정보를생성하여상기데이터와해당정보를각각제1 및제2 데이터버스를통해상기메모리장치와송/수신하고, 제2 동작모드시, 상기데이터의크기에따라상기제1 및제2 데이터버스중 하나를통해상기데이터를상기메모리장치와송/수신하는컨트롤러를포함하는메모리시스템이제공된다.
摘要翻译：的存储器装置从主机，mitje第一操作模式，和存储装置wasong存储所请求的数据/接收，以产生关于所述数据的数据和信息，每个第一mitje第二数据总线，一个第二信息包括：第一控制器，用于存储装置2 mitje wasong /通过数据总线中的一个接收数据的存储器系统中根据操作模式中，数据的尺寸被设置。

4. 发明公开

KR1020170100416A 집적 회로 시스템 审中-实审
标题翻译：集成电路系统
公开(公告)号：KR1020170100416A
公开(公告)日：2017-09-04
申请号：KR1020170003486
申请日：2017-01-10
申请人： 에스케이하이닉스 주식회사
发明人： 김홍식 , 문영석
IPC分类号： G06F12/02 , G06F13/16 , G06F13/14
摘要： 집적회로시스템은호스트장치; 및제1프로토콜에따라상기호스트장치와통신하는메모리모듈을포함할수 있다. 상기메모리모듈은연산동작을수행하는가속기; 데이터를저장하거나저장된데이터를출력하되, 제2프로토콜에따라통신하는다수의메모리장치; 및상기호스트장치, 상기가속기및 상기메모리장치사이에정보를전달하되, 상기메모리장치로입력되는정보는상기제2프로토콜에따라변환하여전달하고, 상기메모리장치에서출력되는정보는상기제1프로토콜에따라변환하여전달하는프로토콜변환부를포함할수 있다.
摘要翻译：集成电路系统包括主机装置; 以及根据协议1与主机设备通信的存储器模块。其中，所述存储器模块包括：用于执行算术运算的加速器; 多个存储器装置，用于存储数据或输出存储的数据，其中所述多个存储器装置根据第二协议进行通信; 和传递，但主机装置，加速器和存储装置之间的信息，输入到存储装置发送的信息被转换，根据所述第二协议的信息，从存储装置接收到的处于所述第一协议协议转换单元，用于将协议转换单元转换成协议转换单元。

5. 发明公开

KR1020170075359A 메모리 시스템 및 메모리 콘트롤러의 동작 방법 审中-实审
标题翻译：内存系统和内存控制器如何工作
公开(公告)号：KR1020170075359A
公开(公告)日：2017-07-03
申请号：KR1020150184913
申请日：2015-12-23
申请人： 에스케이하이닉스 주식회사
发明人： 문영석 , 김홍식
IPC分类号： G06F13/16 , G06F12/10 , G06F12/08
CPC分类号： G06F3/061 , G06F3/0626 , G06F3/0656 , G06F3/0658 , G06F3/0659 , G06F3/0665 , G06F3/0673 , G06F12/0873 , G06F12/10 , G06F2212/1016 , G06F2212/1056 , G06F2212/152
摘要： 메모리시스템은, N개(N은 1 이상의정수)의물리뱅크들을가지는메모리장치; 상기메모리장치가 M개(M은 N보다큰 정수)의논리뱅크들을가지고있다는가정하에호스트와통신하고, 상기메모리장치가 N개의물리뱅크들을가지고있다는가정하에상기메모리장치와통신하는메모리콘트롤러를포함하고, 상기메모리콘트롤러는 M개의논리뱅크들각각에대응하고, 대응하는논리뱅크의데이터를캐시하기위한 M개의로우버퍼들; 및상기호스트와의통신에사용되는논리어드레스와상기메모리장치와의통신에사용되는물리어드레스간의어드레스변환을위한어드레스변환기를포함할수 있다.
摘要翻译：一种存储器系统包括：具有N（N是1以上的整数）个物理存储体的存储装置; 假设M具有M（M是大于N的整数），存储器件与主机进行通信，并且存储器件包括存储器控制器，该存储器控制器在假定存储器件具有N个物理存储体的情况下与存储器件通信其中存储器控制器对应于M个逻辑存储体中的每一个并且包括用于高速缓存对应逻辑存储体的数据的M个行缓冲器; 以及地址转换器，用于在用于与主机通信的逻辑地址与用于与存储器设备通信的物理地址之间的地址转换。

6. 发明公开

KR1020170062621A 메모리 시스템 및 그의 동작 방법 审中-实审
标题翻译：存储器系统及其操作方法
公开(公告)号：KR1020170062621A
公开(公告)日：2017-06-08
申请号：KR1020150167619
申请日：2015-11-27
申请人： 에스케이하이닉스 주식회사
发明人： 권용기 , 김용주 , 김홍식 , 조상구 , 홍도선
IPC分类号： G11C7/10 , G06F12/02
CPC分类号： G06F3/0647 , G06F3/061 , G06F3/0619 , G06F3/0638 , G06F3/0653 , G06F3/0656 , G06F3/0685 , G06F12/0802 , G06F12/0868 , G06F2212/1024 , G06F2212/1044 , G06F2212/214 , G06F2212/401 , G06F2212/502 , G06F2212/60
摘要： 본발명의실시예들은 2개이상의서로다른특성의메모리들을포함하는메모리시스템에서메모리들사이의억세스시용량을증가시키기위한장치및 방법을제공한다. 본발명의일 실시예에따르면, 메모리시스템은제1 동작속도를가지는제1 메모리와, 상기제1 동작속도와다른제2 동작속도를가지는제2 메모리를포함한다. 압축장치는상기제1 메모리로부터상기제2 메모리로전달될데이터를압축하고, 상기압축된데이터를상기제2 메모리로전달한다. 상기압축장치는상기데이터의특성과, 상기제1 메모리에의한일련의데이터처리단위와상기제2 메모리에의한일련의데이터처리단위사이의다수의데이터처리조합들중에서선택된데이터처리조합중의적어도하나에기초하여, 다수의압축방식들중에서어느한 압축방식을선택하고, 상기선택된압축방식에따라상기데이터를압축한다.
摘要翻译：本发明的实施例提供了一种用于增加包括两个或更多个不同字符存储器的存储器系统中的存储器之间的访问延迟的装置和方法。根据本发明的实施例，存储器系统包括具有第一操作速度的第一存储器和具有不同于第一操作速度的第二操作速度的第二存储器。压缩设备压缩要从第一存储器传送到第二存储器的数据并将压缩数据传送到第二存储器。所述压缩装置包括所选择的数据处理从多个数据处理中的数据的特性之间的组合的组合中的至少花枝基础上，其特征在于，根据按照第一存储器的第二存储器作为一系列的数据处理单元的串联数据的处理单元，选择多个压缩方案中的一个，并根据选择的压缩方案压缩数据。

7. 发明公开

KR1020150062039A 반도체 장치 및 그 동작 방법 审中-实审
标题翻译：半导体器件及其工作方法
公开(公告)号：KR1020150062039A
公开(公告)日：2015-06-05
申请号：KR1020130146568
申请日：2013-11-28
申请人： 에스케이하이닉스 주식회사
发明人： 문영석 , 김홍식
IPC分类号： G06F12/08 , G06F12/10
CPC分类号： G06F12/123 , G06F12/0868 , G06F2212/312 , G06F2212/466 , G06F2212/7204
摘要： 본발명에의한반도체장치는반도체메모리장치의물리주소와상기물리주소에대한쓰기회수를연관하여저장하는주소캐시, 상기반도체메모리장치에대한쓰기요청을감시하여상기주소캐시의상기물리주소와상기쓰기회수정보를관리하는주소감시기및 상기주소감시기의제어에따라쓰기요청된물리주소와데이터를쓰기캐시에저장하는중재부를포함한다.
摘要翻译：本发明的半导体器件包括：地址高速缓存，用于存储半导体存储器件的物理地址，并相互写入物理地址的集合; 地址监视单元，用于通过监视半导体存储器件的写入请求来管理物理地址和写入收集信息; 以及仲裁单元，用于根据地址监视单元的控制在写入高速缓存中存储请求写入的物理地址和数据。

8. 发明公开

KR1020150054073A 데이터 저장 장치 및 그 동작 방법 审中-实审
标题翻译：数据存储设备及其操作方法
公开(公告)号：KR1020150054073A
公开(公告)日：2015-05-20
申请号：KR1020130135986
申请日：2013-11-11
申请人： 에스케이하이닉스 주식회사
发明人： 김동건 , 권용기 , 김홍식
IPC分类号： G06F12/02
CPC分类号： G06F3/0679 , G06F3/061 , G06F3/0652 , G06F3/0688 , G06F12/0246 , G06F2212/1024 , G06F2212/7205 , G06F2212/7208
摘要： 본발명에의한데이터저장장치는각각다수의비휘발성메모리장치를구비하는다수의채널을포함하는데이터저장부; 및상기다수의채널중 제 1 채널에포함된제 1 블록을희생블록으로선택하여상기제 1 블록에포함된제 1 페이지를상기다수의채널중 선택된제 2 채널에포함된제 2 블록으로복사하도록가비지콜렉션동작을제어하는제어기를포함할수 있다.
摘要翻译：根据本发明的数据存储装置包括：数据存储单元，其包括分别配备有多个非易失性存储器件的多个通道; 控制器，其选择包含在通道中的第一通道中的第一块作为牺牲块，并且通过将包括在第一块中的第一页复制到包括在通道中选择的第二通道中的第二块来控制垃圾收集移动。

9. 发明公开

KR1020140065678A 반도체 장치 및 이를 이용한 반도체 장치의 동작 방법 审中-实审
标题翻译：使用该半导体装置的半导体装置和操作方法
公开(公告)号：KR1020140065678A
公开(公告)日：2014-05-30
申请号：KR1020120131430
申请日：2012-11-20
申请人： 에스케이하이닉스 주식회사
发明人： 김홍식
IPC分类号： G11C7/10 , G11C5/02 , G11C5/06
CPC分类号： G06F12/0802 , G11C7/10 , G11C7/22 , G11C2207/2245
摘要： Accumulated memory dies comprises a controller for controlling the memory dies and a base die for electrically connecting the memory dies to the controller. The base die includes a control unit for receiving an external address, request, and external data from the controller; a memory output interface, which outputs an internal address, an internal command, and internal data to the memory dies, and for receiving first cache data and a memory control signal for controlling the memory dies from the control unit; A writing cache memory for receiving a cache control signal and transmission data from the control unit, for outputting the first cache data to the memory input interface to the interface, and for outputting second cache data to the memory output interface; and the memory output interface for outputting storage data received from the second cache data and the memory dies to the controller.
摘要翻译：累积的存储器管芯包括用于控制存储器管芯的控制器和用于将存储器管芯电连接到控制器的基座管芯。基座芯片包括用于从控制器接收外部地址，请求和外部数据的控制单元; 存储器输出接口，其向存储器管芯输出内部地址，内部命令和内部数据，并且用于从控制单元接收用于控制存储器管芯的第一高速缓存数据和存储器控制信号; 一种用于从所述控制单元接收高速缓存控制信号和发送数据的写入高速缓存存储器，用于将所述第一高速缓存数据输出到所述接口的存储器输入接口，并用于将第二高速缓存数据输出到所述存储器输出接口以及用于将从第二高速缓存数据接收的存储数据和存储器的存储器数据输出到控制器的存储器输出接口。

10. 发明公开

KR1020140042546A 반도체 장치 및 그 동작 방법 无效
标题翻译：半导体器件及其工作方法
公开(公告)号：KR1020140042546A
公开(公告)日：2014-04-07
申请号：KR1020120109437
申请日：2012-09-28
申请人： 에스케이하이닉스 주식회사
发明人： 문영석 , 권용기 , 김홍식
IPC分类号： G11C7/10 , G11C8/08
CPC分类号： G11C19/00 , G06F3/0614 , G06F3/0619 , G11C8/08 , G11C11/4078 , G11C11/408
摘要： The purpose of the present invention is to reduce an area by reducing a necessary storage space for a semiconductor device to monitor the generation of an event. The purpose of the prevent invention is to reduce the area by reducing the storage space of the semiconductor device to monitor the approach of a word line in a semiconductor memory device. The semiconductor device according to the present invention includes a first storage unit which stores event information for a first period, a second storage unit which stores the event information for a second period which is shorter than the first period, and a controller which controls the second storage unit to supply the event information to make a reference value exceed a second threshold value at the second period to the first storage unit, and controls the first storage unit to store the event information for the first period when an event is supplied from the second storage unit.
摘要翻译：本发明的目的是通过减少用于半导体器件的必要存储空间来监视事件的产生来减小面积。防止发明的目的是通过减小半导体器件的存储空间来监测半导体存储器件中的字线的接近来减小面积。根据本发明的半导体器件包括：第一存储单元，其存储第一周期的事件信息;第二存储单元，其存储比第一周期短的第二周期的事件信息;以及控制器，其控制第二周期存储单元，用于向所述第一存储单元提供所述事件信息以使参考值在所述第二周期超过第二阈值，并且当从所述第二存储单元提供事件时，控制所述第一存储单元存储所述第一周期的事件信息存储单元。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式