会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明公开
    • 레벨 시프터 회로
    • 水平变化
    • KR1020090126551A
    • 2009-12-09
    • KR1020080052692
    • 2008-06-04
    • 에스케이하이닉스 주식회사
    • 김생환
    • H03K19/0175
    • H03K3/356113
    • PURPOSE: A level shifter is provided to improve current performance by boosting the level of an input signal, so it is stably operated in low voltage. CONSTITUTION: In a level shifter circuit, a level shifting unit increases the level of an input signal, generates a boost voltage, and outputs it by shifting the boosted voltage level. The level shifting unit includes a voltage booster and a level shifting unit. The voltage booster(10) increases the level of the input signal and outputs the boosted voltage. The level shifting unit(20) shifts the boosted voltage by a level and outputs it. The voltage boosting unit includes a voltage setting unit, a delay unit, and a pumping unit. The voltage setting unit receives the input signal and sets the voltage of the first and second node in response to a power voltage signal. The delay unit delays the input signal and outputs it. The pumping unit boosts the voltage of the first and second node in response to an output of the delay unit, and it outputs the boosted voltage.
    • 目的:提供电平转换器,通过提高输入信号的电平来提高电流性能,从而稳定地工作在低电压。 构成:在电平移位器电路中,电平移位单元增加输入信号的电平,产生升压电压,并通过移位升压电压来输出。 电平移位单元包括升压器和电平转换单元。 升压器(10)增加输入信号的电平并输出升压电压。 电平移位单元(20)将升压电压移位一个电平并输出。 升压单元包括电压设定单元,延迟单元和泵送单元。 电压设定单元接收输入信号,并根据电源电压信号设定第一和第二节点的电压。 延迟单元延迟输入信号并输出​​。 泵送单元响应于延迟单元的输出而升高第一和第二节点的电压,并且其输出升压电压。
    • 4. 发明授权
    • 온도 감지 회로
    • 온도감지회로
    • KR100440262B1
    • 2004-07-15
    • KR1020020042179
    • 2002-07-18
    • 에스케이하이닉스 주식회사
    • 김생환
    • G11C29/00
    • G01K1/026G01K7/425G01K15/00
    • A temperature detector includes a pulse generator adapted to generate pulse signals based on temperature detecting signals, a first delay circuit adapted to delay the temperature detecting signals in accordance with different delay times and generate a plurality of first delayed signals, a second delay circuit adapted to delay the temperature detecting signals and generate a plurality of second delayed signals, a plurality of detectors adapted to compare the plurality of first delayed signals from the first delay circuit and the plurality of second delayed signals from the second delay circuit and generate compared values based on the pulse signals, a plurality of pads adapted to read outputs generated by the plurality of detectors, and a comparison unit adapted to compare temperature values read from the plurality of pads and current temperature values to determine an optimum detector that generates an optimum temperature value.
    • 温度检测器包括:脉冲发生器,适于基于温度检测信号产生脉冲信号;第一延迟电路,适于根据不同的延迟时间延迟温度检测信号并产生多个第一延迟信号;第二延迟电路,适于 延迟温度检测信号并产生多个第二延迟信号;多个检测器,适于比较来自第一延迟电路的多个第一延迟信号和来自第二延迟电路的多个第二延迟信号,并基于 脉冲信号,适于读取由多个检测器产生的输出的多个焊盘以及比较单元,该比较单元适于比较从多个焊盘读取的温度值和当前温度值以确定产生最佳温度值的最佳检测器。
    • 5. 发明授权
    • 다중레벨검출에의한다중구동장치및그방법
    • 多级检测装置及其方法
    • KR100319164B1
    • 2002-04-22
    • KR1019970081299
    • 1997-12-31
    • 에스케이하이닉스 주식회사
    • 김학수김생환
    • G11C5/14
    • 본 발명은 반도체 소자의 전압 발생 회로에 관한 것으로, 특히 전압 발생 회로에서 전압 발생기를 효율적으로 동작시키기 위하여 검출 레벨을 다원화하여 제어함으로써, 레벨 변동을 최소화하여 장치의 전체적인 동작에 영향을 미치는 노이즈를 감소시키고 장치의 신뢰성을 증진시킴과 동시에 전력 소모를 줄일 수 있도록, 기설정된 기준전압 레벨과 피드백 입력되는 승압전압(VPP) 또는 백바이어스 전압(VBB) 레벨을 비교하여 레벨 검출 신호를 출력하는 레벨 검출부와, 레벨 검출부로부터 레벨 검출 신호를 입력받아 두 개 이상의 서로 다른 레벨 전위 제어신호를 출력하는 레벨 전위 출력부를 구비하는 레벨 검출 회로 블록과, 레벨 검출 회로 블록에서 인가되는 서로 다른 레벨 전위 제어신호를 논리 연산하고, 지연 회로를 사용하여 일정 지연 시간차에 따라 선택적인 인에이블 신호 및 발진 인에이블 신호를 출력하는 제어 회로 블록과, 제어 회로 블록으로부터 출력되는 발진 인에이블 신호에 의해 발진되어 전기적 진동을 갖는 발진 신호를 발생시키는 발진 회로 블럭 및 제어 회로 블록으로부터 인가되는 선택적인 인에이블 신호에 의해 구동 시점이 각각 다르게 제어되고, 발진 회로 블럭으로부터 출력되는 발진 신호에 의해 각각 동작되는 복수개의 제너레이터로 구성된 발생 회로 블럭을 구비함을 특징으로 하는 다중 레벨 검출에 의한 다중 구동 장치 및 그 방법에 관한 것이다.
    • 7. 发明公开
    • 카운터
    • 计数器
    • KR1020010004667A
    • 2001-01-15
    • KR1019990025370
    • 1999-06-29
    • 에스케이하이닉스 주식회사
    • 김생환
    • H03K21/10
    • PURPOSE: A counter is provided to allow to carry out a high speed of counting operation by using two counter parts wherein each of the two counter parts increases the number of the count during two times of time period of the clock frequency and switches the outputs of the respective counter parts per clocks to output. CONSTITUTION: In a counter, a counter set section(30) includes an up-counter part(32) having a multi-bits structure and a down-counter part(34) to carry out a counting operation. A switching section(40) outputs the selected address of an internal addresses generated from the up-counter part and the down-counter part. A control section(50) controls the counting operation of the counter set section and the output operation of the switching section. Therefore, the counter carries out a high speed of counting operation.
    • 目的:提供一个计数器,通过使用两个计数器部件来实现高速计数操作,其中两个计数器中的每一个在时钟频率的两个时间段内增加计数次数,并切换输出 每个时钟的相应计数器输出。 构成:在计数器中,计数器设置部分(30)包括具有多位结构的上计数器部分(32)和用于执行计数操作的向下计数器部分(34)。 切换部分(40)输出从上计数器部分和递减计数器部分产生的内部地址的所选地址。 控制部(50)控制计数器设定部的计数动作和切换部的输出动作。 因此,计数器执行高速的计数操作。
    • 8. 发明公开
    • 반도체 메모리 장치의 데이타 레지스터 회로
    • 半导体存储器件的数据寄存器电路
    • KR1020010004538A
    • 2001-01-15
    • KR1019990025227
    • 1999-06-29
    • 에스케이하이닉스 주식회사
    • 김생환이준근
    • G11C11/406
    • G11C7/1087G11C7/1078
    • PURPOSE: A data register circuit of a semiconductor memory device is provided to prevent the mis-operation according to the increase of frequency or noise. CONSTITUTION: The memory device is made not to vary data before resetting the data if the data is stored in a register. The data register circuit comprises: an input unit(10) which outputs the first power source voltage source to the first output node by a data store command when a data signal has the first logic value, and outputs the second power source voltage source to the second output node, and outputs the power source voltage source to the first and the second output node if a data reset signal is inputted; a store unit which stores each of the first data signal being output to the first and the second output node and latches the stored data continuously until the data reset signal is inputted; and a buffer unit(30) buffering a signal being output from the store unit by a data output command and outputting it to the output terminal.
    • 目的:提供半导体存储器件的数据寄存器电路,以防止随着频率或噪声的增加而发生误操作。 构成:如果数据存储在寄存器中,存储器件在复位数据之前不会改变数据。 数据寄存器电路包括:输入单元(10),当数据信号具有第一逻辑值时,通过数据存储命令将第一电源电压源输出到第一输出节点,并将第二电源电压源输出到 如果输入数据复位信号,则将电源电压源输出到第一和第二输出节点; 存储单元,其存储正被输出到第一和第二输出节点的第一数据信号,并连续锁存所存储的数据,直到输入数据复位信号; 以及缓冲单元(30),其通过数据输出命令缓冲从存储单元输出的信号,并将其输出到输出端子。