专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100321166B1 불휘발성메모리를이용한자동리페어회로 有权
标题翻译：使用非易失性存储器的自动修复电路
公开(公告)号：KR100321166B1
公开(公告)日：2002-05-13
申请号：KR1019980026207
申请日：1998-06-30
申请人： 에스케이하이닉스 주식회사
发明人： 김생환 , 홍현성 , 김학수
IPC分类号： G11C29/00
摘要： 본 발명의 목적은 제어수단과, 비교수단과, 스위칭수단 및 불휘발성 메모리부를 포함하여 구성되는 불휘발성 자동 리페어회로에 있어서, 퓨즈 대신에
불휘발성 메모리(Non-Volatile Memory)를 사용하여 라이트/리드 테스트시에 리페어 모드신호를 인에이블시켜 자동으로 리페어를 실시하도록 하는
불휘발성 메모리를 이용한 자동 리페어회로를 제공함에 있다. 이와 같은 발명의 목적을 달성하기 위한 수단은 외부에서 입력되는 리페어 요청신호와 리페어 모드신호 및 리페어 전압에 의해 제1 내지 제4 리페어 전압(F1-F4)을 발생하여 리페어신호의 레벨을 제어하는 제어수단과; 프리차지신호에 의해 스위칭되어 전원전압을 리페어신호로 제공하는 스위칭수단과; 상기 제어수단에 의해 제어된 상기 스위칭수단에서 제공된 리페어신호를 기억시켜 출력라인을 거쳐 출력하는
불휘발성 메모리부를 포함하여 구성된다.

2. 实用新型

KR2020000012977U 전압제어지연회로및이를이용한전압제어발진회로 失效
公开(公告)号：KR2020000012977U
公开(公告)日：2000-07-15
申请号：KR2019980026077
申请日：1998-12-22
申请人： 에스케이하이닉스 주식회사
发明人： 홍현성
IPC分类号： H03L7/00
摘要： 본 고안은 소자 개수를 대폭 줄일 수 있는 전압제어 지연회로 및 이를 이용한 전압제어 발진회로에 관한 것이다. 본 고안에 따른 전압제어 지연회로는 직렬 연결된 복수 개의 인버터; 및 제어 전압에 따라 저항치를 가변하며, 일측이 m(m > 0, m은 정수)번째 상기 인버터의 입력에 연결되고 다른 일측이 m+2n(n > 0, n은 정수)번째 상기 인버터의 출력에 연결되는 적어도 하나의 가변 저항을 포함하여 이루어진 것을 특징으로 한다.

3. 实用新型

KR2020000001269U 온도 변화에 일정한 지연회로 无效
标题翻译：温度变化的恒定延迟电路
公开(公告)号：KR2020000001269U
公开(公告)日：2000-01-25
申请号：KR2019980010935
申请日：1998-06-23
申请人： 에스케이하이닉스 주식회사
发明人： 김생환 , 홍현성 , 김학수
IPC分类号： H03K5/13
摘要： 본 고안은 온도 변화에 일정한 지연회로에 관한 것으로써 특히 본 고안의 장치는 복수개의 인버터가 연결되며, 각 인버터들 사이의 노드와 접지 사이에 연결된 커패시터들을 가지는 지연회로에 있어서, 입력전압을 반전하는 제 1 인버터와, 상기 제 1 인버터의 출력을 반전하는 제 2 인버터와, 상기 제 2 인버터의 입력 및 출력단자 사이에 연결되어 입력전압 레벨 천이의 지연시간을 온도 변화에 따라 최소화하도록 스위칭하는 제 1 트랜지스터와, 상기 제 2 인버터의 출력을 반전하는 제 3 인버터와, 상기 제 3 인버터의 입력 및 출력단자 사이에 연결되어 입력전압 레벨 천이의 지연시간을 온도 변화에 따라 최소화하도록 스위칭하는 제 2 트랜지스터를 구비한다. 따라서, 본 고안은 지연회로를 온도 변화에 따른 지연시간의 변화를 최소화함으로써 디바이스의 안정을 도모할 수 있을 뿐만 아니라 온도 변화에 대한 현재의 큰 설계 마진을 줄일 수 있다.

4. 发明授权

KR100407991B1 레벨 시프터 失效
标题翻译： 레벨시프터
公开(公告)号：KR100407991B1
公开(公告)日：2003-12-01
申请号：KR1020010017114
申请日：2001-03-31
申请人： 에스케이하이닉스 주식회사
发明人： 김학수 , 홍현성
IPC分类号： G11C11/4093
摘要： PURPOSE: A level shifter is provided to improve a shift output speed by advancing a transition time of an input signal. CONSTITUTION: The first inverter buffer(IN1) receives a precharge signal and outputs an inverted precharge signal. The second inverter buffer(IN2) inverts an output signal of the first inverter buffer(IN1) to determine a switching point of an output to an input. The first and the second inverter buffers(IN1,IN2) are inputted into gates of the first and the second transistors(MN1,MN2), respectively. Outputs of drains of the first and the second transistors(MN1,MN2) are inputted into gates of the first and the second PMOS transistors(MP1,MP2). The third PMOS transistor(MP3) has the drain connected with a drain of the PMOS transistor(MP1), a source for receiving Vpp voltage, and a gate for receiving a precharge signal. The third NMOS transistor(MN3) is serially connected with the third PMOS transistor(MP3).
摘要翻译：目的：提供电平移位器，通过提高输入信号的转换时间来提高移位输出速度。构成：第一个反相缓冲器（IN1）接收预充电信号并输出反相的预充电信号。第二反相器缓冲器（IN2）将第一反相器缓冲器（IN1）的输出信号反相以确定输出到输入的切换点。第一和第二反相器缓冲器（IN1，IN2）分别输入到第一和第二晶体管（MN1，MN2）的栅极。第一和第二晶体管（MN1，MN2）的漏极输出被输入到第一和第二PMOS晶体管（MP1，MP2）的栅极。第三PMOS晶体管（MP3）具有与PMOS晶体管（MP1）的漏极连接的漏极，用于接收Vpp电压的源极以及用于接收预充电信号的栅极。第三NMOS晶体管（MN3）与第三PMOS晶体管（MP3）串联连接。

5. 发明授权

KR100363697B1 반도체 메모리 장치 失效
标题翻译：半导体存储器件
公开(公告)号：KR100363697B1
公开(公告)日：2002-12-05
申请号：KR1019990065559
申请日：1999-12-30
申请人： 에스케이하이닉스 주식회사
发明人： 김학수 , 홍현성
IPC分类号： G11C11/40
摘要： 본발명은반도체메모리장치에관한것으로서, 특히입력신호에응답하여승압된전압을라인구동신호로출력하는 CMOS 트랜지스터와, 트랜지스터의구동능력을크게하기위하여기판바이어스전압을공급하는기판바이어스전압공급부및 CMOS 트랜지스터의출력노드와기판바이어스전압출력노드사이에드레인및 소스가연결된 NMOS 트랜지스터를구비한다. 이에따라, 큰팬아웃(fanout)을갖는회로에서라인의차지(charge)/디스차지(discharge)를더욱빠르게수행하여반도체메모리장치의속도를향상시킨다.

6. 发明授权

KR100316065B1 전압강하 변환회로 失效
标题翻译：降压转换器
公开(公告)号：KR100316065B1
公开(公告)日：2001-12-12
申请号：KR1019990059695
申请日：1999-12-21
申请人： 에스케이하이닉스 주식회사
发明人： 홍현성 , 김학수
IPC分类号： G05F1/46
摘要： 본발명은전압강하변환회로에관한것으로서, 기준전압에의하여구동되고내부전원전압의변화를감지하여출력전압을변화시키는미분기와, 그미분기로부터인가된전압과상기기준전압을또다른기준전압에응답하여비교한후 더낮은전압을비교전압으로출력하는비교기와, 그비교기로부터인가된비교전압에의하여구동되어벌크바이어스전압을발생하는벌크바이어스전압발생부와, 상기또다른기준전압을상기비교기에인가하는제2기준전압발생부와, 상기벌크바이어스전압에응답하여변하는상기기준전압을발생하는제1기준전압발생부를포함한다. 본발명은내부전원전압의변화에따라기준전압의레벨을변화시킴으로써, 내부전원전압의변화에대한반응속도를개선하고전류소모를감소시킬수 있다.

7. 发明公开

KR1020000026909A 반도체장치의출력드라이버 有权
标题翻译：半导体器件的输出驱动器
公开(公告)号：KR1020000026909A
公开(公告)日：2000-05-15
申请号：KR1019980044655
申请日：1998-10-23
申请人： 에스케이하이닉스 주식회사
发明人： 이광진 , 홍현성
IPC分类号： H03K19/0175 , G11C7/00
摘要： PURPOSE: An output driver of a semiconductor device is provided to maintain a constant slope regardless of the size of an external load by controlling the driving capability of the output driver by detecting an output waveform of the output driver. CONSTITUTION: An output driver of a semiconductor device includes a detecting portion(20) and a driving portion(30). The output driver outputs a signal generated inside the semiconductor. The detecting portion detects the slope of the output waveform of the output driver. The driving portion controls the driving capability of the output driver in response to the output of the detecting portion. The detecting portion comprises an inverting differentiators inverting the slope of the output waveform of the output driver. The driving portion comprises one out of a pull-up variable resistor(32) and a pull-down variable resistor(34). The pull-up variable resistor pulls up the driving capability of the output driver according to the output of the detecting portion. The pull-down variable resistor pulls down the driving capability of the output driver according to the output of the detecting portion.
摘要翻译：目的：通过检测输出驱动器的输出波形来控制输出驱动器的驱动能力，提供半导体器件的输出驱动器，以保持恒定的斜率，而不管外部负载的大小。构成：半导体器件的输出驱动器包括检测部分（20）和驱动部分（30）。输出驱动器输出半导体内部产生的信号。检测部分检测输出驱动器的输出波形的斜率。驱动部根据检测部的输出来控制输出驱动器的驱动能力。检测部分包括反相输出驱动器的输出波形的斜率的反相微分器。驱动部分包括上拉可变电阻器（32）和下拉可变电阻器（34）中的一个。上拉可变电阻器根据检测部分的输出提升输出驱动器的驱动能力。下拉式可变电阻器根据检测部分的输出降低输出驱动器的驱动能力。

8. 实用新型

KR200273010Y1 전압제어지연회로및이를이용한전압제어발진회로 失效
标题翻译：电压控制延迟电路和使用该电路的电压控制振荡电路
公开(公告)号：KR200273010Y1
公开(公告)日：2002-06-20
申请号：KR2019980026077
申请日：1998-12-22
申请人： 에스케이하이닉스 주식회사
发明人： 홍현성
IPC分类号： H03L7/00
摘要： 본 고안은 소자 개수를 대폭 줄일 수 있는 전압제어 지연회로 및 이를 이용한 전압제어 발진회로에 관한 것이다. 본 고안에 따른 전압제어 지연회로는 직렬 연결된 다수 개의 인버터와, 제1 제어 전압에 의해 저항값을 가변하며, 일측이 m(m > 0, m은 정수)번째 상기 인버터의 입력단에 연결되고 타측이 m+2n(n > 0, n은 정수)번째 상기 인버터의 병렬로 출력에 연결되는 적어도 하나의 제1 가변 저항을 포함하여 이루어진 것을 특징으로 한다.

9. 发明授权

KR100307500B1 반도체장치의 데이터 전송회로 失效
标题翻译：半导体器件的数据传输电路
公开(公告)号：KR100307500B1
公开(公告)日：2001-10-29
申请号：KR1019990014378
申请日：1999-04-22
申请人： 에스케이하이닉스 주식회사
发明人： 홍현성 , 김학수
IPC分类号： G11C11/407
摘要： 본발명은반도체장치에서긴 전송라인을통해신호를전달하기위해리피터가사용되는회로에서신호의특성에따라서로스큐로직을적용하여빠른전송특성을갖도록한 반도체장치의데이터전송회로에관한것으로, 데이터전송라인(DLINE)을통해인가되는고전위신호를빠르게전달하기위한고전위전송라인(HLINE)과, 데이터전송라인(DLINE)을통해인가되는저전위신호를빠르게전달하기위한저전위전송라인(LLINE)과, 고전위전송라인(HLINE)을통해인가된고전위신호를증폭하여빠르게전달시키는제 1스큐로직(21)과, 저전위전송라인(LLINE)을통해인가된저전위신호를증폭하여빠르게전달시키는제 2스큐로직(22)과, 제 1스큐로직(21)을통해출력된고전위신호와제 2스큐로직(22)을통해출력된저전위신호를감지하여빠르게전달된신호를최종출력하는감지출력부(30)로이루어져각각고전위신호와저전위신호를분리하여전송함으로써빠른전송특성을갖을수 있다는이점이있다.

10. 发明公开

KR1020010065640A 반도체 메모리 장치 失效
标题翻译：半导体存储器件
公开(公告)号：KR1020010065640A
公开(公告)日：2001-07-11
申请号：KR1019990065559
申请日：1999-12-30
申请人： 에스케이하이닉스 주식회사
发明人： 김학수 , 홍현성
IPC分类号： G11C11/40
CPC分类号： G11C8/14 , G11C5/146 , G11C8/10
摘要： PURPOSE: A semiconductor memory device is provided to perform rapidly a charge and a discharge operation of a line by controlling a sub bias and a source bias. CONSTITUTION: A CMOS transistor(P2,N3) outputs a boosting voltage(Vpp) as a line driving signal(WL_B) according to an input signal(A). A substrate bias voltage supply portion supplies a substrate bias voltage(Vbb) in order to enhance a driving capacity of a transistor. A drain and a source of an NMOS transistor(N4) are connected between an output node of the CMOS transistor and an output node of the substrate bias voltage.
摘要翻译：目的：提供一种半导体存储器件，用于通过控制副偏压和源偏压来快速执行线的充电和放电操作。构成：根据输入信号（A），CMOS晶体管（P2，N3）作为线驱动信号（WL_B）输出升压电压（Vpp）。衬底偏置电压供应部分提供衬底偏置电压（Vbb），以增强晶体管的驱动能力。 NMOS晶体管（N4）的漏极和源极连接在CMOS晶体管的输出节点和衬底偏置电压的输出节点之间。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式