专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150087678A 반도체 디바이스 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020150087678A
公开(公告)日：2015-07-30
申请号：KR1020140007894
申请日：2014-01-22
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 안서연 , 박두현 , 성필제 , 도원철 , 한승철 , 김주현 , 김영래
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L22/14 , H01L21/561 , H01L21/78 , H01L22/22 , H01L23/3128 , H01L23/49816 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/97 , H01L2224/13101 , H01L2224/16225 , H01L2224/2919 , H01L2224/32225 , H01L2224/73204 , H01L2224/81001 , H01L2224/81908 , H01L2224/83001 , H01L2224/839 , H01L2224/83951 , H01L2224/92125 , H01L2924/12042 , H01L2924/15311 , H01L2924/18161 , H01L2924/37001 , H01L2924/014 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
摘要： 본발명은반도체디바이스및 그제조방법에관한것으로, 해결하고자하는기술적과제는인터포저에하나의반도체다이가장착된상태에서반도체디바이스의연결상태가정상상태인지여부를공정중간에테스트할수 있으므로, 중간공정상태에서이상이발견될경우반도체디바이스에추가적으로장착이필요한다른반도체다이의폐기를사전에방지할수 있으므로수율을향상시키는데있다.
摘要翻译：半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。在制造半导体器件的方法中，可以在将半导体管芯安装在插入件上的处理过程中检查半导体器件的连接状态是否为正常状态。在该过程中发现异常的情况下，本发明可以防止在半导体器件上需要额外安装的其他半导体管芯的消除，从而提高产量。

2. 发明授权

KR101778433B1 반도체 디바이스 및 그 제조 방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR101778433B1
公开(公告)日：2017-09-13
申请号：KR1020160034113
申请日：2016-03-22
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김진한 , 도원철 , 김영래
IPC分类号： H01L23/498 , H01L23/495 , H01L23/00
CPC分类号： H01L2224/16225 , H01L2224/73204 , H01L2924/181 , H01L2924/00012
摘要： 본발명의일 실시예는반도체디바이스및 그제조방법에관한것으로, 해결하고자하는기술적과제는서브스트레이트에스티프너를추가적으로형성하여워페이지현상이억제된반도체디바이스및 그제조방법을제공하는데있다. 이를위해본 발명은서브스트레이트, 서브스트레이트에형성된스티프너, 서브스트레이트에전기적으로접속된반도체다이및 서브스트레이트에전기적으로접속된도전성범프를포함하는반도체디바이스및 그제조방법을개시한다.
摘要翻译：本发明的一个实施方案中，到时，技术问题是战争页显影剂被进一步形成加强件到衬底的半导体器件及其制造方法，所要解决抑制涉及一种半导体器件及其制造方法提供的。为此，本发明是形成在所述衬底中的加强件，所述衬底，公开了一种半导体管芯和包括一个导电凸块电连接到所述基板和制造电连接到衬底的方法的半导体装置。

3. 发明公开

KR1020170047019A 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지 有权
标题翻译：半导体封装制造方法以及使用其的半导体封装
公开(公告)号：KR1020170047019A
公开(公告)日：2017-05-04
申请号：KR1020150147395
申请日：2015-10-22
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김영래 , 도원철 , 이지훈 , 최미경 , 이왕구 , 황진량 , 장민화 , 김동현
IPC分类号： H01L25/065 , H01L23/00 , H01L23/28
CPC分类号： H01L23/18 , H01L21/485 , H01L21/4853 , H01L21/4857 , H01L21/486 , H01L21/561 , H01L21/563 , H01L21/568 , H01L21/78 , H01L23/16 , H01L23/3128 , H01L23/3185 , H01L23/5382 , H01L23/5383 , H01L23/5384 , H01L23/5386 , H01L23/5389 , H01L23/552 , H01L23/562 , H01L24/13 , H01L24/16 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/97 , H01L25/0655 , H01L25/105 , H01L25/50 , H01L2224/13116 , H01L2224/16238 , H01L2224/26175 , H01L2224/32225 , H01L2224/73204 , H01L2224/81005 , H01L2224/81203 , H01L2224/81423 , H01L2224/81439 , H01L2224/81444 , H01L2224/81447 , H01L2224/81464 , H01L2224/81815 , H01L2224/83005 , H01L2224/92125 , H01L2224/97 , H01L2225/1023 , H01L2225/1058 , H01L2225/1094 , H01L2924/15311 , H01L2924/3025 , H01L2924/3511 , H01L2224/81 , H01L2224/83 , H01L2924/0105
摘要： 본발명은반도체패키지의크기를줄이며제품의신뢰성을향상시킬수 있는반도체패키지제조방법및 이를이용한반도체패키지에관한것이다. 일례로, 웨이퍼상에인터포저를형성하는인터포저형성단계; 상기인터포저상에적어도하나의보강부재를형성하는보강부재형성단계; 상기인터포저와전기적으로연결되도록, 상기인터포저상에적어도하나의반도체다이를부착하는반도체다이부착단계; 상기반도체다이와상기인터포저사이에언더필을충진하는언더필충진단계; 및상기인터포저상에서상기보강부재, 상기반도체다이및 상기언더필을함께인캡슐란트로인캡슐레이션하는인캡슐레이션단계를포함하는것을특징으로하는반도체패키지제조방법을개시한다.
摘要翻译：本发明涉及能够减小半导体封装的尺寸并提高产品的可靠性的半导体封装制造方法以及使用该半导体封装的半导体封装。例如，在晶片上形成插入器的插入器形成步骤; 增强构件形成步骤，在所述中介层上形成至少一个增强构件; 半导体管芯附着步骤，将至少一个半导体管芯附着到所述中介层上以电连接到所述中介层; 在半导体管芯和内插器之间填充底部填充物; 以及将加强构件，半导体管芯和底部填充物一起封装在内插器上的密封剂中的封装步骤。

4. 发明授权

KR101538546B1 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스 有权
标题翻译：使用其制造的半导体器件和半功率器件的制造方法
公开(公告)号：KR101538546B1
公开(公告)日：2015-07-21
申请号：KR1020130109795
申请日：2013-09-12
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 윤석우 , 박두현 , 성필제 , 송용 , 안서연 , 김영래 , 김희대
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L24/97 , H01L2224/16145 , H01L2224/16225
摘要： 본발명에서는크기를줄일수 있고, 제조비용을줄일수 있는반도체디바이스및 그제조방법이개시된다. 일예로, 웨이퍼로형성된기판을구비하는단계; 상기기판의상부에복수개의반도체다이를스택하는단계; 상기반도체다이의측부에언더필을형성하는단계; 및싱귤레이션을위해상기기판을소잉을수행하는단계를포함하는반도체디바이스의제조방법이개시된다.

5. 发明公开

KR1020150009666A 반도체 디바이스 有权
标题翻译：半导体器件
公开(公告)号：KR1020150009666A
公开(公告)日：2015-01-27
申请号：KR1020130083818
申请日：2013-07-16
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 박두현 , 백종식 , 이지훈 , 안서연 , 윤석우 , 김영래 , 서성민
IPC分类号： H01L23/522
CPC分类号： H01L24/82 , H01L23/3185 , H01L23/481 , H01L23/525 , H01L24/24 , H01L24/92 , H01L25/0657 , H01L2224/24226 , H01L2224/73267 , H01L2224/82051 , H01L2224/82101 , H01L2224/82106 , H01L2224/92244 , H01L2225/06524 , H01L2225/06541 , H01L2225/06568 , H01L2924/15183
摘要： 본발명에서는제조비용을절감하고, 반도체다이의스택을용이하게할 수있는반도체디바이스가개시된다. 일예로, 제 1 반도체다이; 상기제 1 반도체다이의상면에결합된제 2 반도체다이; 및상기제 1 반도체다이와제 2 반도체다이를전기적으로연결하는재배선층을포함하고, 상기재배선층은상기제 2 반도체다이의측부를감싸면서연장되어형성하는반도체디바이스가개시된다.
摘要翻译：公开了一种半导体器件，其节省制造成本并促进半导体管芯的堆叠。例如，半导体器件包括：第一半导体管芯; 与第一半导体管芯的上表面结合的第二半导体管芯; 以及电连接到第一半导体管芯和第二半导体管芯的再分配层。再分配层围绕第二半导体管芯的侧面部分延伸。

6. 发明授权

KR101622453B1 반도체 디바이스 및 그 제조 방법 有权
公开(公告)号：KR101622453B1
公开(公告)日：2016-05-31
申请号：KR1020140007894
申请日：2014-01-22
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 안서연 , 박두현 , 성필제 , 도원철 , 한승철 , 김주현 , 김영래
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L22/14 , H01L21/561 , H01L21/78 , H01L22/22 , H01L23/3128 , H01L23/49816 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/97 , H01L2224/13101 , H01L2224/16225 , H01L2224/2919 , H01L2224/32225 , H01L2224/73204 , H01L2224/81001 , H01L2224/81908 , H01L2224/83001 , H01L2224/839 , H01L2224/83951 , H01L2224/92125 , H01L2924/12042 , H01L2924/15311 , H01L2924/18161 , H01L2924/37001 , H01L2924/014 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
摘要： 본발명은반도체디바이스및 그제조방법에관한것으로, 해결하고자하는기술적과제는인터포저에하나의반도체다이가장착된상태에서반도체디바이스의연결상태가정상상태인지여부를공정중간에테스트할수 있으므로, 중간공정상태에서이상이발견될경우반도체디바이스에추가적으로장착이필요한다른반도체다이의폐기를사전에방지할수 있으므로수율을향상시키는데있다.

7. 发明授权

KR101563912B1 칩 적층형 반도체 패키지 및 이의 제조 방법 有权
标题翻译：堆叠芯片封装及其制造方法
公开(公告)号：KR101563912B1
公开(公告)日：2015-10-28
申请号：KR1020130108793
申请日：2013-09-11
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 안서연 , 박두현 , 성필제 , 백종식 , 송용 , 윤석우 , 김영래 , 김희대
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L24/97 , H01L2224/73204
摘要： 본발명은칩 적층형반도체패키지및 이의제조방법에관한것으로서, 더욱상세하게는기판을배제한채 웨이퍼레벨의각 반도체칩을용이하게적층시킬수 있도록한 새로운구조의칩 적층형반도체패키지및 이의제조방법에관한것이다. 즉, 본발명은상부칩이적층부착되는하부칩의저면에관통몰드비아와전기적으로연결되는재배선층을형성하고, 기존의기판에융착되던제3입출력단자를재배선층의입출력패드에융착시키도록함으로써, 기판및 제2입출력단자의사용을배제할수 있고, 그에따라전체적인패키지두께를줄일수 있는새로운구조의칩 적층형반도체패키지및 이의제조방법을제공하고자한 것이다.

8. 发明公开

KR1020150029856A 칩 적층형 반도체 패키지 및 이의 제조 방법 有权
标题翻译：堆叠芯片封装及其制造方法
公开(公告)号：KR1020150029856A
公开(公告)日：2015-03-19
申请号：KR1020130108793
申请日：2013-09-11
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 안서연 , 박두현 , 성필제 , 백종식 , 송용 , 윤석우 , 김영래 , 김희대
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L24/97 , H01L2224/73204 , H01L23/48 , H01L23/12
摘要： 본 발명은 칩 적층형 반도체 패키지 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 기판을 배제한 채 웨이퍼 레벨의 각 반도체 칩을 용이하게 적층시킬 수 있도록 한 새로운 구조의 칩 적층형 반도체 패키지 및 이의 제조 방법에 관한 것이다.
즉, 본 발명은 상부칩이 적층 부착되는 하부칩의 저면에 관통 몰드 비아와 전기적으로 연결되는 재배선층을 형성하고, 기존의 기판에 융착되던 제3입출력단자를 재배선층의 입출력패드에 융착시키도록 함으로써, 기판 및 제2입출력단자의 사용을 배제할 수 있고, 그에 따라 전체적인 패키지 두께를 줄일 수 있는 새로운 구조의 칩 적층형 반도체 패키지 및 이의 제조 방법을 제공하고자 한 것이다.
摘要翻译：本发明涉及一种芯片堆叠半导体封装及其制造方法，更具体地，涉及一种新结构的芯片堆叠半导体封装及其制造方法，其能够在基板上容易地堆叠晶片级的每个半导体芯片被排除在外。也就是说，本发明提供了新结构的芯片堆叠半导体封装及其制造方法，其能够通过形成电连接的重新布线层来减少衬底的排除和第二输入/输出端的封装的总厚度连接到底部芯片的底部芯片的下侧上的贯穿模具通孔，顶部芯片堆叠并安装在其上，并将通常熔合在基板上的第三输入/输出端子熔接在重新布线层的输入/输出焊盘上。

9. 发明公开

KR1020170126190A 멀티 칩 모듈을 갖는 반도체 패키지 및 이의 제조 방법 审中-实审
标题翻译：具有多芯片模块的半导体封装及其制造方法
公开(公告)号：KR1020170126190A
公开(公告)日：2017-11-17
申请号：KR1020160056275
申请日：2016-05-09
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김영래 , 도원철 , 김진한 , 배재훈 , 장민화 , 김동현 , 조아라
IPC分类号： H01L25/10 , H01L25/065 , H01L23/31 , H01L23/498 , H01L21/78 , H01L23/00
CPC分类号： H01L2224/16225 , H01L2224/97 , H01L2924/15311 , H01L2924/18161
摘要： 본발명은대면적의 BEOL층을인터포저로사용하면서다수의반도체칩을하나로모듈화시킨패키지로서, BEOL층의하중분산을유도하여패키지신뢰성향상및 수율향상을도모할수 있도록한 멀티칩 모듈을갖는반도체패키지및 이의제조방법에관한것이다. 즉, 본발명은대면적의슬림패키지제조용인터포저를복수개로분할하여여러패키징공정에서발생하는하중및 응력을분산시킬수 있도록하고, 또한분할된인터포저에탑재된반도체칩 간의전기적신호교환을기판또는재배선층을통해이루어질수 있도록함으로써, 기존에크랙방지를통한신뢰성을향상및 수율향상을도모할수 있는멀티칩 모듈을갖는반도체패키지및 이의제조방법을제공하고자한 것이다.
摘要翻译：本发明是具有半导体的多个半导体作为封装模块化芯片的一个，以得到BEOL层的载荷分布提高了封装可靠性和多芯片模块，以进行还原产生，使用具有大面积到内插器的BEOL层包装及其制造方法。即，本发明是为了sikilsu分散：通过将细长的包用于制造大面积片的多个所述插入发生在各种包装过程中的负荷和应力，以及安装在分割内插基板或上的半导体芯片之间的电信号交换本发明提供了一种具有多芯片模块的半导体封装及其制造方法，其能够通过防止裂纹提高可靠性和成品率。

10. 发明授权

KR101787832B1 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지 有权
公开(公告)号：KR101787832B1
公开(公告)日：2017-10-19
申请号：KR1020150147395
申请日：2015-10-22
申请人： 앰코 테크놀로지 코리아 주식회사
发明人： 김영래 , 도원철 , 이지훈 , 최미경 , 이왕구 , 황진량 , 장민화 , 김동현
IPC分类号： H01L25/065 , H01L23/00 , H01L23/28
CPC分类号： H01L23/18 , H01L21/485 , H01L21/4853 , H01L21/4857 , H01L21/486 , H01L21/561 , H01L21/563 , H01L21/568 , H01L21/78 , H01L23/16 , H01L23/3128 , H01L23/3185 , H01L23/5382 , H01L23/5383 , H01L23/5384 , H01L23/5386 , H01L23/5389 , H01L23/552 , H01L23/562 , H01L24/13 , H01L24/16 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/97 , H01L25/0655 , H01L25/105 , H01L25/50 , H01L2224/13116 , H01L2224/16238 , H01L2224/26175 , H01L2224/32225 , H01L2224/73204 , H01L2224/81005 , H01L2224/81203 , H01L2224/81423 , H01L2224/81439 , H01L2224/81444 , H01L2224/81447 , H01L2224/81464 , H01L2224/81815 , H01L2224/83005 , H01L2224/92125 , H01L2224/97 , H01L2225/1023 , H01L2225/1058 , H01L2225/1094 , H01L2924/15311 , H01L2924/3025 , H01L2924/3511 , H01L2224/81 , H01L2224/83 , H01L2924/0105
摘要： 본발명은반도체패키지의크기를줄이며제품의신뢰성을향상시킬수 있는반도체패키지제조방법및 이를이용한반도체패키지에관한것이다. 일례로, 웨이퍼상에인터포저를형성하는인터포저형성단계; 상기인터포저상에적어도하나의보강부재를형성하는보강부재형성단계; 상기인터포저와전기적으로연결되도록, 상기인터포저상에적어도하나의반도체다이를부착하는반도체다이부착단계; 상기반도체다이와상기인터포저사이에언더필을충진하는언더필충진단계; 및상기인터포저상에서상기보강부재, 상기반도체다이및 상기언더필을함께인캡슐란트로인캡슐레이션하는인캡슐레이션단계를포함하는것을특징으로하는반도체패키지제조방법을개시한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式