专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020080085684A 복수 개의 반도체 웨이퍼의 양면 동시 연마 방법 有权
标题翻译：同时研磨多晶半导体波长的方法
公开(公告)号：KR1020080085684A
公开(公告)日：2008-09-24
申请号：KR1020080018213
申请日：2008-02-28
申请人： 실트로닉 아게 , 페터 볼터스 게엠베하
发明人： 핏쉬게오르크 , 커스탄미하엘 , 스프링하이코아우스뎀
IPC分类号： H01L21/304
CPC分类号： B24B37/28 , B24B37/08 , B24B37/12
摘要： A method for simultaneously grinding a plurality of semiconductor wafers is provided to achieve a wafer having a low bowing and warpage and to prevent edge roll-off phenomenon. Each semiconductor wafer is constructed to be rotated by a rolling device, to move freely along a cycloid path within one of the cutouts from among a plurality of carriers(13), and the semiconductor wafer is processed between two rotating annular operating discs(1,4) each of which including an operating layer(12) including abrasive. A gap between the operating layers is determined during a grinding process, and at least one operating disc has a predetermined gap. Accordingly, the semiconductor wafers are deformed mechanically or thermally, according to the geometric shapes measured based on the gap.
摘要翻译：提供了一种用于同时研磨多个半导体晶片的方法，以实现具有低弯曲和翘曲的晶片并且防止边缘滚降现象。每个半导体晶片被构造成通过滚动装置旋转，从多个载体（13）中的一个切口内的摆线路径自由移动，并且半导体晶片在两个旋转的环形操作盘（1， 4），每个包括包括磨料的操作层（12）。在研磨过程中确定操作层之间的间隙，并且至少一个操作盘具有预定间隙。因此，根据基于间隙测量的几何形状，半导体晶片机械或热变形。

2. 发明授权

KR101019446B1 복수 개의 반도체 웨이퍼의 양면 동시 연마 방법 有权
标题翻译： 복수개의반도체웨이퍼의양면동시연마방
公开(公告)号：KR101019446B1
公开(公告)日：2011-03-07
申请号：KR1020090074728
申请日：2009-08-13
申请人： 실트로닉 아게 , 페터 볼터스 게엠베하
发明人： 핏쉬게오르크 , 커스탄미하엘 , 스프링하이코아우스뎀
IPC分类号： H01L21/304
CPC分类号： B24B37/28 , B24B37/08 , B24B37/12
摘要： Simultaneous double-side grinding of a plurality of semiconductor wafers involves positioning each wafer freely in a cutout of one of plural carriers which rotate on a cycloidal trajectory, wherein the wafers are machined between two rotating ring-shaped working disks, each disk having a working layer of bonded abrasive, wherein the form of the working gap between working layers is determined during grinding and the form of the working area of at least one disk is altered such that the gap has a predetermined form. The wafers, during machining, may temporarily overhang the gap. The carrier is optionally composed only of a first material, or is completely or partly coated with the first material such that during machining only the first material contacts the working layer, and the first material does not reduce the machining ability of the working layer.
摘要翻译：多个半导体晶片的同时双面研磨涉及将每个晶片自由地定位在多个载体的切口中，所述载体在摆线轨迹上旋转，其中晶片在两个旋转的环形工作盘之间加工，每个盘具有工作其中在研磨期间确定工作层之间的工作间隙的形式，并且改变至少一个圆盘的工作区域的形式，使得间隙具有预定形式。晶片在加工过程中可能暂时超出间隙。载体可选地仅由第一材料构成，或者完全或部分地由第一材料涂覆，使得在机械加工期间仅第一材料接触工作层，并且第一材料不降低工作层的加工能力。

3. 发明授权

KR101019447B1 복수 개의 반도체 웨이퍼의 양면 동시 연마 방법 有权
标题翻译：同时研磨多晶硅半导体晶体的方法
公开(公告)号：KR101019447B1
公开(公告)日：2011-03-07
申请号：KR1020090074730
申请日：2009-08-13
申请人： 실트로닉 아게 , 페터 볼터스 게엠베하
发明人： 핏쉬게오르크 , 커스탄미하엘 , 스프링하이코아우스뎀
IPC分类号： H01L21/304
CPC分类号： B24B37/28 , B24B37/08 , B24B37/12
摘要： Simultaneous double-side grinding of a plurality of semiconductor wafers involves positioning each wafer freely in a cutout of one of plural carriers which rotate on a cycloidal trajectory, wherein the wafers are machined between two rotating ring-shaped working disks, each disk having a working layer of bonded abrasive, wherein the form of the working gap between working layers is determined during grinding and the form of the working area of at least one disk is altered such that the gap has a predetermined form. The wafers, during machining, may temporarily overhang the gap. The carrier is optionally composed only of a first material, or is completely or partly coated with the first material such that during machining only the first material contacts the working layer, and the first material does not reduce the machining ability of the working layer.

4. 发明授权

KR100945755B1 복수 개의 반도체 웨이퍼의 양면 동시 연마 방법 有权
标题翻译：同时研磨多晶半导体波长的方法
公开(公告)号：KR100945755B1
公开(公告)日：2010-03-08
申请号：KR1020080018213
申请日：2008-02-28
申请人： 실트로닉 아게 , 페터 볼터스 게엠베하
发明人： 핏쉬게오르크 , 커스탄미하엘 , 스프링하이코아우스뎀
IPC分类号： H01L21/304
CPC分类号： B24B37/28 , B24B37/08 , B24B37/12
摘要： 본 발명은 각각의 반도체 웨이퍼가 롤링 장치에 의해 회전하도록 구성되어 있는 복수 개의 캐리어 중 하나의 컷아웃 내에 자유롭게 이동 가능하도록 배치되어 사이클로이드 궤도 상에서 이동하도록 되어 있으며, 또한 상기 반도체 웨이퍼는 두 개의 회전하는 링 형상의 작업 디스크 사이에서 재료 제거 방식으로 가공되고, 각각의 상기 작업 디스크는 접합 연마재를 내포한 작업 층을 포함하며, 상기 작업 층의 사이에 형성되는 작업 간극의 형태는 연마 공정 동안 결정되고, 적어도 하나의 작업 디스크의 작업 영역의 형태는 상기 작업 간극이 예정된 형태를 갖도록 하는 방식으로 작업 간극의 측정된 기하학적 형상에 따라 기계적으로 또는 열적으로 변경되는 것을 특징으로 하는 복수 개의 반도체 웨이퍼의 양면 동시 연마 방법에 관한 것이다.
본 발명은 또한, 가공 동안 반도체 웨이퍼의 일부 영역이 일시적으로 작업 간극을 떠나게 되는 것을 특징으로 하는 방법에 관한 것이다.
본 발명은 또한, 캐리어가 완전히 제1 재료로 이루어지거나, 이 제1 재료로 이루어진 피복재가 제2 재료로 이루어진 캐리어의 전체에 또는 일부에 피복되어, 연마 공정 동안 상기 제1 재료만이 작업 층과 기계적으로 접촉하도록 하며 연마재의 예리성을 감소시키는 작업 층과 제1 재료가 상호 작용하지 않도록 하는 것을 특징으로 하는 방법에 관한 것이다.
반도체 웨이퍼, 작업 디스크, 캐리어, 컷아웃, 작업 간극, 연마재

5. 发明公开

KR1020090094061A 복수 개의 반도체 웨이퍼의 양면 동시 연마 방법 有权
标题翻译：同时研磨多晶硅半导体晶体的方法
公开(公告)号：KR1020090094061A
公开(公告)日：2009-09-03
申请号：KR1020090074730
申请日：2009-08-13
申请人： 실트로닉 아게 , 페터 볼터스 게엠베하
发明人： 핏쉬게오르크 , 커스탄미하엘 , 스프링하이코아우스뎀
IPC分类号： H01L21/304
CPC分类号： B24B37/28 , B24B37/08 , B24B37/12
摘要： A method for polishing the both sides of semiconductor wafers is provided to reduce the expense by preventing the reconstitution of the abrasion part. The semiconductor wafer is processed to the ingredient omission mode between a temporary disk(1) of two rotating ring shapes. A plurality of carriers(13) is comprised rotate each semiconductor wafer(15) by a rolling apparatus. The carrier is made of the first material. The coating material made of the first material coats all or a part of carrier consisting of the second material. Only the first material mechanically contacts with a working layer during the polishing. The first material has the high grinding resistibility.
摘要翻译：提供了用于抛光半导体晶片的两侧的方法，以通过防止磨损部分的重构来降低成本。半导体晶片在两个旋转环形的临时盘（1）之间被加工成成分省略模式。多个载体（13）包括通过滚动装置旋转每个半导体晶片（15）。载体由第一种材料制成。由第一材料制成的涂层材料涂覆由第二材料构成的载体的全部或一部分。抛光过程中只有第一种材料与工作层机械接触。第一种材料具有高耐磨性。

6. 发明公开

KR1020090094060A 복수 개의 반도체 웨이퍼의 양면 동시 연마 방법 有权
标题翻译：同时研磨多晶半导体波长的方法
公开(公告)号：KR1020090094060A
公开(公告)日：2009-09-03
申请号：KR1020090074728
申请日：2009-08-13
申请人： 실트로닉 아게 , 페터 볼터스 게엠베하
发明人： 핏쉬게오르크 , 커스탄미하엘 , 스프링하이코아우스뎀
IPC分类号： H01L21/304
CPC分类号： B24B37/28 , B24B37/08 , B24B37/12
摘要： A method for polishing the both sides of semiconductor wafers is provided to achieve the reliability and profitability by preventing the surface roughness or the excessive damage of the processing semiconductor wafer. A plurality of carriers(13) is comprised to rotate each semiconductor wafer(15) by a rolling apparatus. The semiconductor wafer is processed to the ingredient omission mode between a temporary disk(1) of two rotating ring shapes. Each temporary disk comprises a work layer(11) containing the junction abrasive. The range of working gap(30) is provisionally defined. The maximum overrun at the radial direction is 0% to 20% of the semiconductor wafer diameter.
摘要翻译：提供了用于抛光半导体晶片的两侧的方法，以通过防止处理半导体晶片的表面粗糙度或过度损坏来实现可靠性和获利性。包括多个载体（13）以通过滚动装置旋转每个半导体晶片（15）。半导体晶片在两个旋转环形的临时盘（1）之间被加工成成分省略模式。每个临时盘包括含有接合磨料的工作层（11）。工作间隙（30）的范围被暂时定义。半径方向的最大超限是半导体晶片直径的0〜20％。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式