专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101264113B1 변형된 채널을 갖는 ＣＭＯＳ 소자 및 이의 제조방법 有权
标题翻译：具有应变通道的CMOS器件及其制造方法
公开(公告)号：KR101264113B1
公开(公告)日：2013-05-13
申请号：KR1020070071276
申请日：2007-07-16
申请人： 삼성전자주식회사
发明人： 이화성 , 백현석 , 박종봉 , 원정연 , 김병서 , 이호 , 김명선 , 이지혜
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/823807 , H01L21/823814 , H01L29/165 , H01L29/665 , H01L29/66628 , H01L29/66636 , H01L29/7843 , H01L29/7848 , Y10S438/938
摘要： 변형된채널을갖는 CMOS 소자및 이의제조방법을제공한다. 상기제조방법은기판내에소자분리영역들을형성하여 NMOS 활성영역및 PMOS 활성영역을정의하는것을포함한다. 상기 NMOS 활성영역및 상기 PMOS 활성영역상에 NMOS 게이트전극및 PMOS 게이트전극을각각형성한다. 상기 PMOS 게이트전극의양측에노출된 PMOS 활성영역을식각하여한 쌍의소오스/드레인트렌치들을형성한다. 상기소오스/드레인트렌치들내에한 쌍의하부실리콘-게르마늄에피층들을형성한다. 상기 NMOS 게이트전극을마스크로하여상기 NMOS 활성영역내에 n형불순물을주입한다. 상기 NMOS 게이트전극, 상기 PMOS 게이트전극, 상기불순물이주입된 NMOS 활성영역및 상기하부실리콘-게르마늄에피층들상에제1 응력절연막를적층한다. 상기제1 응력절연막이상기하부실리콘-게르마늄에피층상에적층된기판을활성화어닐링한다. 상기활성화어닐링된기판으로부터상기제1 응력절연막을제거한다.

2. 发明授权

KR101155097B1 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치 有权
标题翻译：由其制造的半导体器件和半导体器件的制造方法
公开(公告)号：KR101155097B1
公开(公告)日：2012-06-11
申请号：KR1020050077916
申请日：2005-08-24
申请人： 삼성전자주식회사
发明人： 이호 , 이화성 , 우에노,테츠지
IPC分类号： H01L21/336
CPC分类号： H01L21/823807 , H01L21/0217 , H01L21/02211 , H01L21/02293 , H01L21/3147 , H01L21/3148 , H01L21/3185 , H01L21/823814 , H01L29/045 , H01L29/66636 , H01L29/7843 , H01L29/7848
摘要： 반도체 장치의 제조 방법이 제공된다. 반도체 장치의 제조 방법은 반도체 기판 상에 게이트 전극을 형성하는 단계, 및 게이트 전극 하부의 반도체 기판 내에 결정 방위 과 평행한 채널 영역과 인접하고, 탄소를 포함하는 소오스/드레인 영역을 형성하는 단계를 포함한다.
반도체 장치, 결정 방위 , 실리콘 카바이드

3. 发明授权

KR101085443B1 박막 보호막 및 박막 보호막을 갖는 표시기판 有权
标题翻译：用于保护薄膜和隐藏钝化物的钝化
公开(公告)号：KR101085443B1
公开(公告)日：2011-11-21
申请号：KR1020040080543
申请日：2004-10-08
申请人： 삼성전자주식회사
发明人： 송인호 , 조관영 , 이호 , 이제민
IPC分类号： G02F1/1333
CPC分类号： H01L29/458 , G02F1/136227 , H01L27/1244 , H01L27/1248
摘要： 픽셀의 작동불량을 방지한 박막 보호막 및 박막 보호막을 갖는 표시기판이 개시된다. 박막 보호막은 기판에 형성된 박막의 상면에 형성되어 박막을 보호한다. 박막 보호막은 제 1 보호막 및 제 2 보호막을 포함하며 식각 에이전트에 의해 식각된다. 제 1 보호막은 박막과 직접 접촉되며, 식각 에이전트에 대하여 제 1 식각률을 갖는다, 제 2 보호막은 제 1 보호막의 상면에 형성되며, 식각 에이전트에 대하여 제 1 식각률보다 높은 제 2 식각률을 갖는다. 이와 같이, 제 2 보호막이 제 1 보호막보다 빨리 식각되어 수직적으로 안정적인 개구를 갖는 박막 보호막을 형성함으로써, 픽셀의 작동불량을 방지할 수 있다.

4. 发明公开

KR1020110123544A 반도체 장치 및 그 제조 방법 无效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020110123544A
公开(公告)日：2011-11-15
申请号：KR1020100043074
申请日：2010-05-07
申请人： 삼성전자주식회사
发明人： 이종호 , 오창봉 , 이호 , 김명선
IPC分类号： H01L21/336 , H01L29/78 , H01L21/316
CPC分类号： H01L21/823807 , H01L21/28238 , H01L21/823412 , H01L21/823462 , H01L21/823857 , H01L29/513 , H01L29/517 , H01L29/78696
摘要： PURPOSE: A semiconductor apparatus and a manufacturing method thereof are provided to include a gate insulating layer including a thermal oxide film which directly touches a silicon channel, thereby improving HCI(Hot Carrier Injection) properties. CONSTITUTION: A substrate(110) comprises a first region and second region respectively including an n-type region and p-type region. The n-type region of the first region includes a silicon channel(116). A silicon-germanium channel(116SG) is included in the p-type region of the first region. Each of the n-type and p-type regions of the second region includes the silicon channel. A first gate insulating film pattern(118a) which is a thermal oxide film is arranged on the substrate surface of the second region.
摘要翻译：目的：提供一种半导体装置及其制造方法，包括：包括直接接触硅通道的热氧化膜的栅极绝缘层，从而改善HCI（热载流子注入）性能。构成：基板（110）包括分别包括n型区域和p型区域的第一区域和第二区域。第一区域的n型区域包括硅通道（116）。硅 - 锗通道（116SG）包含在第一区域的p型区域中。第二区域的n型和p型区域中的每一个包括硅通道。作为热氧化膜的第一栅极绝缘膜图案（118a）布置在第二区域的基板表面上。

5. 发明授权

KR100956346B1 액정 표시 장치용 처리 시스템 失效
标题翻译：液晶显示器的处理系统
公开(公告)号：KR100956346B1
公开(公告)日：2010-05-06
申请号：KR1020030049028
申请日：2003-07-18
申请人： 삼성전자주식회사
发明人： 이호
IPC分类号： G02F1/13
摘要： 기판 인덱서를 포함하는 로드락 챔버, 기판이 그 내부로 이송되어 기판을 처리하는 공정 챔버, 로드락 챔버로부터 공정 챔버로 기판을 이송하는 기판 이송 장치를 포함하는 이송 챔버를 포함하고, 로드락 챔버의 전면부에 복수개의 기판 스캐닝 센서가 설치되어 있는 액정 표시 장치용 처리 시스템.
센서, 유리깨짐, 공정챔버, 로드락챔버
摘要翻译：包括转移室至负载锁定腔室，包括一个基板分度器，所述基板包括基板传送装置，用于在基板从处理室，负载锁定室，其被转移到衬底的内部处理中，负载锁定腔室传送到处理室其中多个基板扫描传感器设置在处理系统的前表面上。

6. 发明公开

KR1020090036865A 필드 리세스 부분을 갖는 반도체 소자 및 그 제조방법 无效
标题翻译：具有现场区域的半导体器件及其制造方法
公开(公告)号：KR1020090036865A
公开(公告)日：2009-04-15
申请号：KR1020070102151
申请日：2007-10-10
申请人： 삼성전자주식회사
发明人： 이지혜 , 이화성 , 이호 , 김명선
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/1033 , H01L29/78 , H01L21/823412 , H01L29/785
摘要： A semiconductor device having a field recess part and a manufacturing method thereof are provided to increase a channel width of an active region by forming a field recess part on a surface of one side of a field region adjacent to the active region. A field region(102) and an active region(104) are formed on a semiconductor substrate(100). The active region is restricted by the field region. The field region is composed of an STI(Shallow Trench Isolation) region including an oxide film in a trench. A field recess part(116) is formed on a surface of one side of the field region adjacent to the active region, and is a part recessed as a fixed depth(d1) from a surface of the active region. A channel width is increased by securing the active region adjacent to the field region.
摘要翻译：提供具有场凹部的半导体器件及其制造方法，通过在与有源区相邻的场区域的一侧的表面上形成场凹部来增加有源区的沟道宽度。在半导体衬底（100）上形成场区（102）和有源区（104）。活动区域受场区域限制。场区域由在沟槽中包括氧化物膜的STI（浅沟槽隔离）区域组成。在与有源区相邻的场区的一侧的表面上形成有场凹部（116），并且是从有源区的表面凹下为固定深度（d1）的部分。通过固定与场区域相邻的有源区域来增加通道宽度。

7. 发明授权

KR100882930B1 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들 有权
标题翻译：具有源极和漏极区域的CMOS半导体器件及其制造方法
公开(公告)号：KR100882930B1
公开(公告)日：2009-02-10
申请号：KR1020040108060
申请日：2004-12-17
申请人： 삼성전자주식회사
发明人： 신동석 , 이화성 , 우에노테쯔지 , 이호 , 이승환
IPC分类号： H01L27/092
CPC分类号： H01L29/7834 , H01L21/265 , H01L21/823807 , H01L21/823814 , H01L29/665 , H01L29/6653 , H01L29/6656 , H01L29/66628
摘要： 상승된 소오스/드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들이 제공된다. 상기 씨모스 반도체 소자들은 반도체기판에 제공되어 제1 및 제2 활성영역들을 한정하는 소자분리막 및 상기 제1 및 제2 활성영역들의 상부를 각각 가로지르는 제1 및 제2 게이트 패턴들을 구비한다. 상기 제1 게이트 패턴의 양 옆에 각각 제1 상승된 소오스 영역 및 제1 상승된 드레인 영역이 제공되고, 상기 제2 게이트 패턴의 양 옆에 각각 제2 상승된 소오스 영역 및 제2 상승된 드레인 영역이 제공된다. 상기 제1 상승된 소오스/드레인 영역들은 상기 제1 활성영역 상에 위치하고, 상기 제2 상승된 소오스/드레인 영역들은 상기 제2 활성영역 상에 위치한다. 상기 제1 게이트 패턴 및 상기 제1 상승된 소오스/드레인 영역들 사이에 제1 게이트 스페이서가 제공된다. 상기 제2 게이트 패턴에 인접한 상기 제2 상승된 소오스/드레인 영역들의 가장자리들 및 상기 제2 게이트 패턴의 상부 측벽을 덮도록 제2 게이트 스페이서가 배치된다. 상기 씨모스 반도체소자의 제조방법들 또한 제공된다.

8. 发明公开

KR1020090008003A 변형된 채널을 갖는 ＣＭＯＳ 소자 및 이의 제조방법 有权
标题翻译：具有应变通道的CMOS器件及其制造方法
公开(公告)号：KR1020090008003A
公开(公告)日：2009-01-21
申请号：KR1020070071276
申请日：2007-07-16
申请人： 삼성전자주식회사
发明人： 이화성 , 백현석 , 박종봉 , 원정연 , 김병서 , 이호 , 김명선 , 이지혜
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/823807 , H01L21/823814 , H01L29/165 , H01L29/665 , H01L29/66628 , H01L29/66636 , H01L29/7843 , H01L29/7848 , Y10S438/938
摘要： A CMOS device having a transformed channel and a manufacturing method thereof are provided to perform activation annealing after injecting n-type impurity within an NMOS active and laminating a stress insulating layer, thereby activating the impurities and performing tensile transformation of an n channel area. A device isolation structure is formed within a substrate(100) to define an NMOS active area and a PMOS active area. An NMOS gate electrode(125) and a PMOS gate electrode(126) are formed on the NMOS active area and PMOS active area. The PMOS active area exposed to both sides of the PMOS gate electrode is etched to form a pair of source/drain trenches. A pair of lower part silicon-germanium epi-layers(151) is formed within the source/drain trenches. The NMOS gate electrode is used as a mask to inject n-type impurity into the NMOS active area. A first stress insulating layer(160) is laminated on the NMOS gate electrode, the PMOS gate electrode, the NMOS active area in which the impurity are injected, and the lower part silicon-germanium epi-layers. The substrate in which the first stress insulating layer is laminated on the lower part silicon-germanium epi-layers is activated and annealed. The first stress insulating layer is removed from the annealed and activated substrate.
摘要翻译：提供具有变换沟道的CMOS器件及其制造方法，以在NMOS活性物质中注入n型杂质之后进行活化退火，并层压应力绝缘层，由此激活杂质并进行n沟道区域的拉伸变形。器件隔离结构形成在衬底（100）内以限定NMOS有源区和PMOS有源区。在NMOS有源区和PMOS有源区上形成NMOS栅电极（125）和PMOS栅电极（126）。蚀刻暴露于PMOS栅电极两侧的PMOS有源区，形成一对源/漏沟。在源极/漏极沟槽内形成一对下部硅 - 锗外延层（151）。 NMOS栅极用作掩模，以将n型杂质注入NMOS有源区。第一应力绝缘层（160）层叠在NMOS栅电极，PMOS栅电极，注入杂质的NMOS有源区和下锗硅外延层中。第一应力绝缘层层叠在下部硅锗外延层上的基板被激活并退火。第一应力绝缘层从退火和活化的基底上去除。

9. 发明授权

KR100855977B1 반도체 소자 및 그 제조방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR100855977B1
公开(公告)日：2008-09-02
申请号：KR1020070014562
申请日：2007-02-12
申请人： 삼성전자주식회사
发明人： 김기철 , 이호 , 이정덕
IPC分类号： H01L21/336 , H01L21/8238 , H01L29/78
CPC分类号： H01L21/823807 , H01L21/823814 , H01L29/0653 , H01L29/165 , H01L29/6653 , H01L29/66636 , H01L29/7848
摘要： 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 MOS 트랜지스터를 사용하는 반도체 소자 및 그 제조방법에 관한 것이다.
본 발명의 일실시예에 따른 반도체 소자는 반도체 기판에 정의된 PMOS 영역 및 NMOS 영역 각각에서, 상기 반도체 기판 상에 형성되는 게이트 패턴; 상기 게이트 패턴의 양측에 각각 형성되며 에피택셜 성장물질로 채워지는 소스 영역 및 드레인 영역; 상기 반도체 기판의 일부이며 상기 게이트 패턴 하에서 상기 소스 영역과 상기 드레인 영역의 사이에 형성되는 채널 영역; 및 상기 소스 영역과 상기 드레인 영역 바로 아래의 제1절연막;을 포함하고, 상기 PMOS 영역에서 상기 에피택셜 성장물질은 상기 채널 영역에 압축 응력을 발생하게 하는 제1물질로 구성되고, 상기 NMOS 영역에서 상기 에피택셜 성장물질은 상기 채널 영역에 인장 응력을 발생하게 하는 제2물질로 구성되는 것을 특징으로 한다.
본 발명에 의한 반도체 소자 및 그 제조방법에 의하면 채널 영역의 전하 캐리어 이동도를 향상시킬 수 있다.
MOS, 에피택셜, 트렌치, 채널 영역, 인장응력, 압축응력

10. 发明公开

KR1020080075411A 반도체 소자 및 그 제조방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020080075411A
公开(公告)日：2008-08-18
申请号：KR1020070014562
申请日：2007-02-12
申请人： 삼성전자주식회사
发明人： 김기철 , 이호 , 이정덕
IPC分类号： H01L21/336 , H01L21/8238 , H01L29/78
CPC分类号： H01L21/823807 , H01L21/823814 , H01L29/0653 , H01L29/165 , H01L29/6653 , H01L29/66636 , H01L29/7848
摘要： A semiconductor device and a manufacturing method thereof are provided to prevent an operation speed of the semiconductor device from being decreased by improving charge mobility in a channel region. A gate pattern, a source region(19a), a drain region(19b), and a channel region(18a) are formed in a PMOS region defined on a semiconductor substrate. The gate pattern is formed on the semiconductor substrate. The source/drain regions are formed at both sides of the gate pattern and filled with epitaxial growth materials. The channel region is formed between the source/drain regions under the gate pattern. The epitaxial growth material is composed of a first material, which generates a compressed stress in the channel region.
摘要翻译：提供半导体器件及其制造方法，以通过改善沟道区域中的电荷迁移率来防止半导体器件的操作速度降低。栅极图案，源极区域（19a），漏极区域（19b）和沟道区域（18a）形成在限定在半导体衬底上的PMOS区域中。栅极图案形成在半导体衬底上。源极/漏极区域形成在栅极图案的两侧并且被外延生长材料填充。沟道区形成在栅极图案下的源/漏区之间。外延生长材料由在通道区域中产生压缩应力的第一材料构成。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式