专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160043727A 반도체 장치 제조 방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020160043727A
公开(公告)日：2016-04-22
申请号：KR1020140138276
申请日：2014-10-14
申请人： 삼성전자주식회사
发明人： 유연택 , 김호영 , 오명환 , 윤보언 , 임준환
IPC分类号： H01L21/336 , H01L21/31
CPC分类号： H01L29/66545 , H01L21/31053 , H01L21/76829 , H01L21/76834 , H01L21/76897 , H01L21/823437 , H01L29/4958 , H01L29/4966 , H01L29/513 , H01L29/517
摘要： 게이트의대체금속게이트전극의높이변화를경감시켜동작성능을향상시킬수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치제조방법은기판상에, 더미실리콘게이트를감싸고, 상기더미실리콘게이트의상면을노출시키는층간절연막을형성하고, 상기층간절연막의일부를리세스하여, 리세스된상기층간절연막의상면위로상기더미실리콘게이트의일부를돌출시키고, 상기리세스된층간절연막상에식각방지막을형성하되, 상기식각방지막의상면은상기더미실리콘게이트의상면과동일평면상에놓이고, 상기식각방지막을마스크로이용하여, 상기더미실리콘게이트를제거하여, 상기기판을노출시키는트렌치를형성하는것을포함한다.
摘要翻译：提供一种制造半导体器件的方法，其能够通过降低栅极的替代栅电极的高度变化来改善操作性能。制造半导体器件的方法包括：在衬底上形成层间绝缘层，其中层间绝缘层围绕虚拟硅栅极并暴露虚拟硅栅极的顶表面; 使所述层间绝缘层的一部分凹陷，使得所述虚拟硅栅极的一部分从所述凹陷层间绝缘层的顶表面突出; 在所述凹陷层间绝缘层上形成蚀刻停止层，其中所述蚀刻停止层的顶表面位于与所述虚拟硅栅极的顶表面相同的平面上; 以及使用所述蚀刻停止层作为掩模，通过去除所述虚拟硅栅极来形成暴露所述衬底的沟槽。

2. 发明公开

KR1020170067255A 반도체 소자의 제조방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020170067255A
公开(公告)日：2017-06-16
申请号：KR1020150173709
申请日：2015-12-08
申请人： 삼성전자주식회사
发明人： 임준환 , 유연택 , 한주철 , 구자응 , 김노울 , 김호영 , 윤보언
IPC分类号： H01L29/78 , H01L21/8234 , H01L29/423 , H01L29/417 , H01L29/66
CPC分类号： H01L29/66795 , H01L21/0217 , H01L21/0228 , H01L21/28088 , H01L21/31051 , H01L21/31058 , H01L21/823821 , H01L21/823828 , H01L29/4966 , H01L29/517 , H01L29/66545
摘要： 반도체소자의제조방법이개시된다. 기판의활성영역을부분적으로노출하는게이트트렌치를구비하고보호막패턴에의해덮이는절연패턴을형성한다. 게이트트렌치의형상을따라적층되어보호막패턴을덮는게이트유전막및 일함수금속막을형성하고, 일함수금속막상에게이트트렌치를매립하는희생막을형성한다. 절연패턴이드러나지않도록희생막을평탄화하여희생패턴을형성하고, 희생패턴을부분적으로제거하여게이트트렌치의내부에잔류하는잔류희생패턴을형성한다. 일함수금속막및 게이트유전막을부분적으로제거하여게이트유전패턴및 일함수금속패턴을형성한다. 희생막의단차와무관하게게이트유전패턴및 일함수금속패턴의높이를균일하게형성할수 있다.
摘要翻译：公开了一种制造半导体器件的方法。栅极沟槽部分地暴露衬底的有源区并形成被保护膜图案覆盖的绝缘图案。形成沿着栅极沟槽的形状堆叠并覆盖钝化膜图案的栅极介电膜和功函数金属膜，并且形成用于在功函数金属膜上填充栅极沟槽的牺牲膜。牺牲图案通过平坦化牺牲层而形成，使得绝缘图案不被暴露，并且牺牲图案被部分地去除以形成保留在栅极沟槽的内部中的残留牺牲图案。功函数金属膜和栅极电介质膜被部分去除以形成栅极电介质图案和功函数金属图案。无论牺牲膜的台阶差如何，均可形成栅极电介质图案和功函数金属图案的高度。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式