专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020080107186A 커패시터를 갖는 이미지 소자의 제조방법 및 그에 의해제조된 이미지 소자 失效
标题翻译：具有电容器的图像装置的制造方法及其制造的图像装置
公开(公告)号：KR1020080107186A
公开(公告)日：2008-12-10
申请号：KR1020070055185
申请日：2007-06-05
申请人： 삼성전자주식회사
发明人： 유영섭 , 유대한 , 형용우 , 한재종 , 김비오 , 손길환
IPC分类号： H01L27/146 , H01L27/14
CPC分类号： H01L27/14609 , H01L27/14687 , H01L28/40
摘要： A method of fabricating an image device having a capacitor and an image device fabricated thereby are provided to suppress the generation of noise of the image device. A manufacturing method of the imaging device comprises the following steps: the step for preparing the substrate having the pixel region (A) and peripheral circuit region (B,C); the step for forming the bottom electrode(115b) containing the silicon atom on the top of the substrate of the peripheral circuit region; the step for forming the capacitor dielectric film(121) including the first dielectric layer(120a) and the second dielectric layer(120b); the step for forming the upper electrode on the capacitor dielectric film. One of the first and second dielectric layers is the dielectric layer grown from the material layer formed in the lower part and has the dielectric constant greater than that of the other one.
摘要翻译：提供一种制造具有电容器和由其制造的图像器件的图像器件的方法，以抑制图像器件的噪声的产生。该成像装置的制造方法包括以下步骤：准备具有像素区域（A）和外围电路区域（B，C）的基板的步骤; 用于形成在外围电路区域的基板的顶部上含有硅原子的底部电极（115b）的步骤; 形成包括第一电介质层（120a）和第二电介质层（120b）的电容器电介质膜（121）的步骤; 用于在电容器电介质膜上形成上电极的步骤。第一和第二电介质层中的一个是从下部形成的材料层生长的介电层，其介电常数大于另一个介电常数。

2. 发明授权

KR100885494B1 커패시터를 갖는 이미지 소자의 제조방법 및 그에 의해제조된 이미지 소자 失效
标题翻译：制造具有电容器的图像装置和由其制造的图像装置的方法
公开(公告)号：KR100885494B1
公开(公告)日：2009-02-24
申请号：KR1020070055185
申请日：2007-06-05
申请人： 삼성전자주식회사
发明人： 유영섭 , 유대한 , 형용우 , 한재종 , 김비오 , 손길환
IPC分类号： H01L27/146 , H01L27/14
CPC分类号： H01L27/14609 , H01L27/14687 , H01L28/40
摘要： 커패시터를 갖는 이미지 소자의 제조방법 및 그에 의해 제조된 이미지 소자를 제공한다. 이 방법은 화소 영역 및 주변회로 영역을 갖는 기판을 준비하는 것을 포함한다. 상기 주변 회로 영역의 상기 기판 상에 실리콘 원소를 함유하는 하부 전극을 형성한다. 상기 하부 전극 상에 차례로 적층되고 서로 다른 유전상수를 갖는 제1 유전막 및 제2 유전막을 구비하는 커패시터 유전막을 형성한다. 이 경우에, 상기 제1 및 제2 유전막들 중 하나는 그 하부에 형성된 물질막으로부터 성장시킨 유전막이면서 나머지 하나보다 유전상수가 작은 유전막이다. 상기 커패시터 유전막 상에 상부 전극을 형성한다.

3. 发明公开

KR1020070050511A 소자 분리 영역 형성 방법 및 이를 이용한 이미지 소자형성 방법 无效
标题翻译：形成设备隔离区域的方法和使用其形成图像设备的方法
公开(公告)号：KR1020070050511A
公开(公告)日：2007-05-16
申请号：KR1020050107776
申请日：2005-11-11
申请人： 삼성전자주식회사
发明人： 김효정 , 유영섭 , 이공수 , 유대한 , 김석재
IPC分类号： H01L21/76
摘要： 소자 분리 영역을 형성 방법 및 이를 이용한 이미지 소자의 형성 방법에 있어서, 우선, 플라즈마 식각 공정을 통해 반도체 기판에 트렌치를 형성한다. 상기 플라즈마에 의한 상기 트렌치 내측 표면의 손상을 치유하기 위하여 수소 및 산소를 포함하고 상기 수소의 비율이 5 내지 60%인 챔버 분위기 하에서 열처리하여 상기 트렌치의 내측 표면상에 라디칼 산화막을 형성한다. 이어서, 상기 트렌치를 메우도록 상기 기판 상에 소자 분리막을 형성함으로써 소자 분리 영역을 형성한다. 계속해서, 상기 소자 분리 영역으로 형성된 액티브 영역 상에 트랜지스터를 형성하고, 상기 소자 분리 영역과 접하는 액티브 영역 표면 아래에 포토 다이오드를 형성한다. 이때, 상기 플라즈마 식각 공정에 의한 트렌치 내측 표면 손상을 5 내지 60%의 수소 가스를 주입함으로써 상기 트렌치 내측 표면상에 라디칼 산화막을 충분하게 형성함으로써 치유할 수 있다. 따라서, 상기 트렌치 내측의 손상에 의한 이미지 소자의 암신호 생성을 미연에 억제할 수 있다.

4. 发明授权

KR100711520B1 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법. 有权
标题翻译：凹陷栅电极结构及其形成方法，具有凹陷栅电极的半导体器件及其制造方法
公开(公告)号：KR100711520B1
公开(公告)日：2007-04-27
申请号：KR1020050084761
申请日：2005-09-12
申请人： 삼성전자주식회사
发明人： 유대한 , 이공수 , 이창훈 , 형용우 , 이현덕 , 김효정 , 오정환 , 유영섭
IPC分类号： H01L29/78
CPC分类号： H01L27/10894 , H01L27/10876 , H01L29/4236 , H01L29/66621
摘要： 리세스된 게이트 전극용 구조물과 그 형성 방법 및 리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조 방법에서, 리세스된 게이트 전극용 구조물은 제1 리세스 및 상기 제1 리세스 하부와 연통하고 상기 제1 리세스보다 넓은 내부 폭을 갖는 제2 리세스를 갖는 기판과, 상기 기판 상부면, 상기 제1 및 제2 리세스의 내벽에 형성된 게이트 산화막과, 상기 제1 리세스의 내부를 채우고, 제1 농도의 불순물이 도핑된 제1 폴리실리콘막과, 상기 제2 리세스의 내부를 채우고, 상기 제1 농도보다 높은 제2 농도의 불순물이 도핑되고 상기 제2 리세스 중심부에 보이드를 포함하는 제2 폴리실리콘막 및 상기 기판 상에 위치하는 게이트 산화막 및 상기 제1 폴리실리콘막 상에 형성되고 제3 농도의 불순물을 갖는 제3 폴리실리콘막을 포함한다. 상기 리세스된 게이트 전극용 구조물을 사용하면 보이드의 위치 이동을 감소시킬 수 있다.

5. 发明公开

KR1020070090293A 산화막 형성 방법 无效
标题翻译：形成氧化层的方法
公开(公告)号：KR1020070090293A
公开(公告)日：2007-09-06
申请号：KR1020060019808
申请日：2006-03-02
申请人： 삼성전자주식회사
发明人： 유영섭 , 지정근 , 형용우 , 유대한 , 김효정
IPC分类号： H01L21/316
CPC分类号： H01L21/02554 , H01L21/02323 , H01L21/3003
摘要： A method for forming an oxide layer is provided to form an oxide layer having an excellent characteristic at a relatively low temperature by supplying oxygen gas and heavy hydrogen gas of a radical state to the surface of a silicon substrate. Oxygen gas and heavy hydrogen gas are formed as an oxygen radical and a heavy hydrogen radical(S110). The oxygen radical and the heavy hydrogen radical are supplied to the surface of a silicon substrate in a manner that the heavy hydrogen radical has a ratio of 1~55 percent in the oxygen radical and the heavy hydrogen radical(S120). The oxygen radical reacts with the heavy hydrogen radial to deposit an oxide layer on the silicon substrate(S130). The oxygen radical and the heavy hydrogen radical can be formed by applying RF to the oxygen gas and heavy hydrogen gas.
摘要翻译：提供形成氧化物层的方法，通过向硅衬底的表面供给氧气和自由基状态的重氢气，形成在相对低的温度下具有优异特性的氧化物层。氧气和重氢气形成为氧自由基和重氢基（S110）。将氧自由基和重氢自由基以重氢相对于氧自由基和重氢自由基的比例为1〜55％的方式供给到硅基材的表面（S120）。氧自由基与重氢放射反应以在硅衬底上沉积氧化物层（S130）。可以通过向氧气和重氢气施加RF来形成氧自由基和重氢基团。

6. 发明公开

KR1020060109376A 트렌치 소자 분리 방법 无效
标题翻译：在TRENCH中形成设备隔离的方法
公开(公告)号：KR1020060109376A
公开(公告)日：2006-10-20
申请号：KR1020050031609
申请日：2005-04-15
申请人： 삼성전자주식회사
发明人： 박상진 , 이공수 , 유영섭 , 오정환 , 유대한 , 김효정 , 이창훈
IPC分类号： H01L21/76
CPC分类号： H01L21/76224 , H01L21/02247
摘要： A trench isolation method is provided to prevent the generation of leakage current and to improve the reliability of device by restraining a sidewall oxide layer from being additionally oxidized under the following oxidation process using a buffer nitride layer. A trench(112) is formed on a substrate(100). A sidewall oxide layer(114) is formed at an inner surface of the trench. A buffer nitride layer(116) is formed on the sidewall oxide layer by performing plasma nitridation on the resultant structure. An isolation layer for filling the trench is then formed on the resultant structure. The plasma nitridation is performed under N2, NO or N2O gas conditions.
摘要翻译：提供沟槽隔离方法以防止产生漏电流并且通过使用缓冲氮化物层在下面的氧化工艺中抑制侧壁氧化物层被额外地氧化来提高器件的可靠性。在基板（100）上形成沟槽（112）。在沟槽的内表面上形成侧壁氧化物层（114）。通过在所得结构上进行等离子体氮化，在侧壁氧化物层上形成缓冲氮化物层（116）。然后在所得结构上形成用于填充沟槽的隔离层。等离子体氮化在N 2，NO或N 2 O气体条件下进行。

7. 发明公开

KR1020110122523A 반도체 메모리 소자 및 그의 형성방법 无效
标题翻译：半导体存储器件及其形成方法
公开(公告)号：KR1020110122523A
公开(公告)日：2011-11-10
申请号：KR1020100042081
申请日：2010-05-04
申请人： 삼성전자주식회사
发明人： 박홍범 , 유대한 , 이은영 , 형용우 , 유영섭 , 복진권
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/11578 , H01L21/0245 , H01L21/02532 , H01L21/0262 , H01L27/10852 , H01L27/11582 , H01L28/91 , H01L29/66833 , H01L29/7926 , H01L21/823487
摘要： PURPOSE: A semiconductor memory device and a manufacturing method thereof are provided to secure the uniformity of a cell current by forming semiconductor patterns with excellent step coating. CONSTITUTION: A buffer insulating film(105) is formed on a semiconductor substrate(100). A thin film structure is formed on the buffer insulating film and consists of a plurality of thin films. The thin film structure is patterned and a penetration area(130) is formed on the thin film structure. A first silicon film(152) is formed to cover the penetration area. A second silicon film(154) is formed on the first silicon film.
摘要翻译：目的：提供半导体存储器件及其制造方法，以通过形成具有优异的阶梯涂布的半导体图案来确保电池电流的均匀性。构成：在半导体衬底（100）上形成缓冲绝缘膜（105）。在缓冲绝缘膜上形成薄膜结构，由多个薄膜构成。图案化薄膜结构，并且在薄膜结构上形成穿透区域（130）。形成第一硅膜（152）以覆盖穿透区域。在第一硅膜上形成第二硅膜（154）。

8. 发明公开

KR1020070048819A 불순물 영역 형성 방법 无效
标题翻译：形成污染地区的方法
公开(公告)号：KR1020070048819A
公开(公告)日：2007-05-10
申请号：KR1020050105771
申请日：2005-11-07
申请人： 삼성전자주식회사
发明人： 이창훈 , 이공수 , 유대한 , 임광신 , 형용우 , 김효정 , 박상진 , 유영섭
IPC分类号： H01L21/336
摘要： 기판 표면 피트 생성이 억제된 불순물 영역 형성 방법에 있어서, 우선 반도체 기판에 희생 산화막을 형성하고, 상기 희생 산화막으로 불순물을 주입한다. 상기 희생 산화막 상에 생성된 오염물이 확산되어 기판 표면에 부착되는 것을 억제시키고 상기 불순물을 활성화하기 위하여 산소 및 수소 분위기 하에서 상기 반도체 기판을 열처리한다. 이어서, 상기 희생 산화막을 제거한다. 이때, 상기 열처리 시, 수소 및 산소를 주입함으로써 산소 라디칼을 반도체 기판 표면과 반응시킴으로써, 반도체 기판 표면에 피트가 생성되는 것을 미연에 방지할 수 있다.

9. 发明公开

KR1020070030022A 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법. 有权
标题翻译：具有门式电极结构及其形成方法，具有接续门电极的半导体器件及其制造方法
公开(公告)号：KR1020070030022A
公开(公告)日：2007-03-15
申请号：KR1020050084761
申请日：2005-09-12
申请人： 삼성전자주식회사
发明人： 유대한 , 이공수 , 이창훈 , 형용우 , 이현덕 , 김효정 , 오정환 , 유영섭
IPC分类号： H01L29/78
CPC分类号： H01L27/10894 , H01L27/10876 , H01L29/4236 , H01L29/66621 , H01L27/10823
摘要： A structure for a recessed gate electrode is provided to improve the operation characteristic of a cell transistor by controlling the transfer of voids generated in an expanded recess when a recessed cell transistor having a recess whose lower part is expanded is formed. A substrate(100) includes a first recess(104) and a second recess(108) having a broader inner width than that of the first recess such that the second recess is connected to the lower part of the first recess. A gate oxide layer(110) is formed on the upper surface of the substrate and the inner walls of the first and the second recesses. The inside of the first recess is filled with a first polysilicon layer(118) doped with impurities of a first density. The inside of the second recess is filled with a second polysilicon layer(120) doped with impurities of a second density higher than the first density such that the second polysilicon layer includes voids(115) in the center of the second recess. A third polysilicon layer(122) is formed on the gate oxide layer and the first polysilicon layer, having impurities of a third density. The second density included in the second polysilicon layer has a density capable of controlling the position of the void transferred by diffusion of silicon. The impurities doped into the first, second and third polysilicon layers can be the same conductivity type.
摘要翻译：提供了一种用于凹形栅电极的结构，以便当形成具有其下部扩展的凹部的凹槽单元晶体管时，通过控制在扩展凹部中产生的空隙的转移来改善单元晶体管的操作特性。基板（100）包括第一凹槽（104）和第二凹槽（108），其具有比第一凹槽更宽的内部宽度，使得第二凹槽连接到第一凹槽的下部。在基板的上表面和第一和第二凹槽的内壁上形成栅氧化层（110）。第一凹部的内部填充有掺杂有第一密度的杂质的第一多晶硅层（118）。第二凹部的内部填充有掺杂高于第一密度的第二密度的杂质的第二多晶硅层（120），使得第二多晶硅层包括位于第二凹槽中心的空隙（115）。第三多晶硅层（122）形成在具有第三密度的杂质的栅极氧化物层和第一多晶硅层上。包含在第二多晶硅层中的第二密度具有能够控制由硅的扩散转移的空隙的位置的密度。掺杂到第一，第二和第三多晶硅层中的杂质可以是相同的导电类型。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式