专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020080064233A 반도체 소자 제조장비에서의 중성화 모듈 표면구조 无效
标题翻译：半导体器件制造设备离子中和模块的表面结构
公开(公告)号：KR1020080064233A
公开(公告)日：2008-07-09
申请号：KR1020070000892
申请日：2007-01-04
申请人： 삼성전자주식회사
发明人： 황성욱 , 강창진 , 신철호 , 이도행
IPC分类号： H01L21/265 , B82Y30/00
CPC分类号： H01J37/026 , H01J37/08 , H01J37/3171
摘要： A surface structure of an ion neutralization module in a semiconductor device fabricating equipment is provided to obtain improved ion neutralization efficiency from a tunneling type of an ion neutralization beam source generating apparatus having an ion beam generating section and the ion neutralization module, and easily manufacture the ion neutralization module. A surface structure of an ion neutralization module is implemented in a tunneling type of an ion neutralization beam source generating apparatus having an ion beam generating section. The surface structure of the ion neutralization module has a shape of a parallel plate(3b) group thereby to improve an electron emission efficiency. The plurality of needle type structures(30) or sharp grooves are uniformly formed on the surface of the ion neutralization module. A material of the ion neutralization module includes one among a carbon nanotube of which electron emission efficiency is high, a carbon fiber, a diamond-like carbon, an aluminum nitride, and a borazon.
摘要翻译：提供半导体器件制造设备中的离子中和模块的表面结构，以从具有离子束发生部分和离子中和模块的隧道式离子中和束源发生装置获得改进的离子中和效率，并且容易地制造离子中和模块。离子中和模块的表面结构在具有离子束产生部分的隧道式离子中和束源发生装置中实现。离子中和模块的表面结构具有平行板（3b）的形状，从而提高电子发射效率。在离子中和模块的表面上均匀地形成多个针状结构（30）或锐利的沟槽。离子中和模块的材料包括电子发射效率高的碳纳米管，碳纤维，类金刚石碳，氮化铝和硼氮化硼中的一种。

2. 发明授权

KR100786707B1 불휘발성 메모리 장치 및 이의 제조 방법 有权
标题翻译：非易失性存储器件及其制造方法
公开(公告)号：KR100786707B1
公开(公告)日：2007-12-18
申请号：KR1020060131603
申请日：2006-12-21
申请人： 삼성전자주식회사
发明人： 김동현 , 강창진
IPC分类号： H01L27/115 , H01L21/8247 , B82Y10/00
CPC分类号： H01L21/28282 , B82Y10/00 , H01L29/4234 , H01L29/66833 , H01L29/792
摘要： A non-volatile memory device and a method for manufacturing the same are provided to improve largely a high-temperature characteristic, a data sustaining characteristic, and operation reliability by preventing a lateral movement of trapped electrons within an electric charge trap layer pattern. A tunnel insulating layer(102) is arranged on a substrate(100) having a channel region(10a). An electric charge trap layer pattern(120) is arranged on the tunnel insulating layer in order to trap electrons from the channel region. A first blocking layer pattern(118) is formed on the electric charge trap layer pattern. A plurality of second blocking layer patterns(122) are arranged adjacently to the electron trap layer pattern on the tunnel insulating layer in order to prevent a lateral movement of the trapped electrons within the electric charge trap layer pattern. A gate electrode(114) is formed on the first blocking layer pattern. Further, the non-volatile memory device contains a hard mask on the gate electrode.
摘要翻译：提供一种非易失性存储器件及其制造方法，通过防止捕获电子在电荷陷阱层图案内的横向移动，从而大大提高了高温特性，数据维持特性和操作可靠性。隧道绝缘层（102）布置在具有沟道区（10a）的衬底（100）上。电荷陷阱层图案（120）布置在隧道绝缘层上，以便从沟道区域捕获电子。在电荷陷阱层图案上形成第一阻挡层图案（118）。多个第二阻挡层图案（122）被布置成与隧道绝缘层上的电子陷阱层图案相邻，以便防止捕获的电子在电荷陷阱层图案内的横向移动。栅电极（114）形成在第一阻挡层图案上。此外，非易失性存储器件在栅电极上包含硬掩模。

3. 发明公开

KR1020070057451A 이물질 제거용 와이퍼를 갖는 반도체 패키지 건조 장치 无效
标题翻译：装置干燥半导体包装与擦拭器消除污染物
公开(公告)号：KR1020070057451A
公开(公告)日：2007-06-07
申请号：KR1020050116919
申请日：2005-12-02
申请人： 삼성전자주식회사
发明人： 강창진 , 이도우 , 한효린 , 엄태석 , 한상훈 , 기대용
IPC分类号： H01L23/02
CPC分类号： B08B1/006 , B08B1/008 , B08B7/0071 , H01L23/345
摘要： A semiconductor package drying apparatus is provided to prevent the generation of over kill or under kill by removing contaminants from an upper surface of a heater block in real time using a contaminant removing wiper. A semiconductor package drying apparatus includes a heater block, a wiper, and a wiper moving unit. The heater block(60) is used for fixing a semiconductor package by using suction and transferring the heat to the semiconductor package. The wiper(70) is attached on an upper surface of the heater block to remove contaminants from the upper surface of the heater block. The wiper moving unit(75) is connected with the wiper to move the wire on the upper surface of the heater block.
摘要翻译：提供了一种半导体封装干燥装置，用于通过使用污染物去除刮水器实时地从加热器块的上表面去除污染物来防止产生过度杀死或被杀死。半导体封装干燥装置包括加热器块，擦拭器和擦拭器移动单元。加热器块（60）用于通过使用吸力固定半导体封装并将热传递到半导体封装。擦拭器（70）附接在加热器块的上表面上，以从加热器块的上表面去除污染物。刮水器移动单元（75）与刮水器连接以移动加热器块的上表面上的线。

4. 发明授权

KR100674982B1 반도체 소자의 제조방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR100674982B1
公开(公告)日：2007-01-29
申请号：KR1020050060796
申请日：2005-07-06
申请人： 삼성전자주식회사
发明人： 김동찬 , 강창진 , 지경구
IPC分类号： H01L21/027
CPC分类号： H01L21/31144 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/76816 , H01L21/76897 , Y10S438/947
摘要： 반도체 소자 제조를 위해 반도체 기재를 식각할 때에 이용되는 식각마스크 형성 단계를 개량한 반도체 소자 제조방법을 제공한다. 본 발명에 따른 반도체 소자 제조방법에서는, 반도체 기재 상에 소정 간격의 하드마스크 패턴들을 형성한 다음, 하드마스크 패턴들의 각 측면과 상면을 둘러싸는 물질층을 형성한다. 이러한 물질층으로 인해 간격이 감소된 하드마스크 패턴들을 식각마스크로 하여 반도체 기재를 식각한다. 본 발명에 따르면 해상 한계 이하의 간격을 가지는 하드마스크 패턴들을 형성할 수 있어, 이것을 이용해 반도체 기재를 식각하여 매우 미세한 패턴을 형성할 수 있다.
摘要翻译：公开了一种制造半导体器件的方法，包括形成用于蚀刻半导体基底材料的蚀刻掩模的方法。制造半导体器件的方法包括在半导体基底材料上形成硬掩模图案; 形成覆盖硬掩模图案的侧表面和顶表面的材料层，以在相邻的硬掩模图案之间形成开口，其中每个开口的宽度小于相邻硬掩模图案之间的距离; 并使用硬掩模图案和材料层作为蚀刻掩模蚀刻半导体基底材料。

5. 发明授权

KR100614240B1 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 失效
标题翻译：包括场效应晶体管的半导体器件及其方法
公开(公告)号：KR100614240B1
公开(公告)日：2006-08-18
申请号：KR1020040042613
申请日：2004-06-10
申请人： 삼성전자주식회사
发明人： 황성욱 , 강창진 , 지경구 , 정성훈
IPC分类号： H01L21/336
CPC分类号： H01L29/4236 , H01L29/495 , H01L29/4958 , H01L29/4966 , H01L29/517 , H01L29/66553 , H01L29/66621
摘要： 트랜지스터를 포함하는 반도체 소자 및 그 형성 방법을 제공한다. 이 소자는 그것의 아랫부분이 기판의 소정영역에 형성된 채널 트랜치를 채우고, 그것의 윗부분이 기판 위로 돌출된 금속 게이트 전극, 채널 트랜치의 내측벽 및 바닥면과, 금속 게이트 전극 사이에 개재된 게이트 절연막, 및 금속 게이트 전극 양측의 기판에 형성된 소오스/드레인 영역을 구비한다.

6. 发明授权

KR100604810B1 반도체 소자의 텅스텐 메탈 게이트 라인 형성방법 失效
标题翻译：半导体器件中钨金属栅极线的形成方法
公开(公告)号：KR100604810B1
公开(公告)日：2006-07-26
申请号：KR1020000044326
申请日：2000-07-31
申请人： 삼성전자주식회사
发明人： 김현우 , 강창진
IPC分类号： H01L21/336
摘要： 본 발명은 반도체 소자의 텅스텐 메탈 게이트 라인 형성방법에 관한 것이다. 여기서, 본 발명은 반도체 소자의 텅스텐 메탈 게이트를 식각함에 있어서, 식각 가스로 Cl
2 및 O
2 혼합가스를 사용하여 유도결합 플라즈마 반응기 내에서 인-시튜로 텅스텐 메탈 게이트를 식각하는 반도체 소자의 텅스텐 메탈 게이트 라인 형성방법을 제공한다. 상기 텅스텐 메탈 게이트는 반도체 기판 상에 게이트 산화막을 성장시킨후 순차적으로 폴리실리콘막, WN막, 텅스텐막 및 실리콘 질화막을 증착하고, 상기 실리콘 질화막 상에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 마스크로 하여 상기 실리콘 질화막을 식각한 다음, 애슁하여 상기 포토레지스트 패턴을 제거한 구조를 말하며, 상기 Cl
2 에 대한 O
2 의 혼합가스비는 40∼60%인 범위에서 사용하며, 상기 유도결합 플라즈마 반응기의 소스 파워는 텅스텐의 식각율이 폴리실리콘의 식각율보다 높게 나타나도록 설정하고, 바이어스 파워는 텅스텐의 식각율이 폴리실리콘의 식각율보다 높게 나타나도록 설정하며, 챔버 압력은 최대의 플라즈마 밀도를 보이는 범위에서 사용한다.

7. 发明授权

KR100593749B1 플래쉬 메모리 소자의 제조방법 및 그에 의하여 제조된플래쉬 메모리 소자 有权
标题翻译：一种制造闪存器件的方法和由此制造的闪存器件
公开(公告)号：KR100593749B1
公开(公告)日：2006-06-28
申请号：KR1020040087518
申请日：2004-10-29
申请人： 삼성전자주식회사
发明人： 김동찬 , 강창진 , 지경구 , 김동현
IPC分类号： H01L21/8247
CPC分类号： H01L27/11521 , H01L27/115
摘要： 플래쉬 메모리 소자의 제조방법 및 그에 의하여 제조된 플래쉬 메모리 소자가 제공된다. 일실시예에서, 상기 플래쉬 메모리 소자의 제조방법은 반도체 기판 내에 소자분리막을 형성하여 복수개의 평행한 활성영역들을 한정하는 것을 구비한다. 상기 활성영역들 상에 상기 활성영역들의 길이 방향을 따라 서로 이격된 복수개의 제1 도전막 패턴들을 형성한다. 상기 반도체 기판 상에 상기 제1 도전막 패턴들의 상부면 및 측벽들을 콘포말하게 덮는 절연막을 형성한다. 상기 절연막 상에 제2 도전막을 형성한다. 상기 절연막이 노출되도록 상기 제2 도전막을 패터닝하여 상기 제1 도전막 패턴들과 중첩되도록 상기 활성영역들 및 소자분리막을 가로지르는 복수개의 평행한 제2 도전막 패턴들을 형성한다.
플래쉬, 낸드, 고유전막, 게이트간 절연막
摘要翻译：提供了一种制造闪存器件的方法和由此制造的闪存器件。在一个实施例中，制造闪存器件的方法包括在半导体衬底中形成器件隔离层以限定多个平行有源区。多个第一导电膜图案形成在有源区上，第一导电膜图案沿着有源区的纵向方向彼此间隔开。共形地覆盖第一导电膜图案的上表面和侧壁的绝缘膜形成在半导体基板上。在绝缘膜上形成第二导电膜。将第二导电层图案化以暴露绝缘层，以在有源区和器件隔离层上形成多个平行的第二导电层图案，以便与第一导电层图案重叠。

8. 发明授权

KR100574923B1 황 함유 탄화불소 가스를 사용하는 산화막의 건식 에칭 방법 失效
标题翻译：使用含硫碳氟化合物气体干蚀刻氧化膜的方法
公开(公告)号：KR100574923B1
公开(公告)日：2006-05-02
申请号：KR1019990029535
申请日：1999-07-21
申请人： 삼성전자주식회사
发明人： 정상섭 , 추창웅 , 안태혁 , 강창진
IPC分类号： C23C16/00
摘要： 황 함유 탄화불소 가스를 사용하는 산화막의 건식 에칭 방법에 관하여 개시한다. 본 발명에서는 질화막을 에칭 장벽층으로 하여 산화막을 건식 에칭할 때, 에칭 가스로서 황 함유 탄화불소 가스를 공급한다.

9. 发明授权

KR100546273B1 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법 失效
公开(公告)号：KR100546273B1
公开(公告)日：2006-04-21
申请号：KR1019980014237
申请日：1998-04-21
申请人： 삼성전자주식회사
发明人： 김현우 , 주병선 , 강창진 , 문주태
IPC分类号： H01L21/3065
摘要： 커패시터 전극(electrode)용 백금막의 식각경사도를 개선할 수 있는 반도체 장치의 백금막 식각방법에 관해 개시한다. 이를 위해 본 발명은 자장(magnetic field)을 이용한 반응성 이온 식각장치(MERIE)에서, 두 개 이상의 RF 전력(power)을 챔버(chamber)로 합성시켜 공급함으로써, 백금막을 식각하는 전자, 이온 및 레디컬(radical)과 같은 에천트(etchant)를 고에너지 상태로 만들어 접착층 패턴의 소실(erosion)을 최소화시킴으로써 백금막을 식각경사도를 개선할 수 있는 백금막 식각방법을 제공한다.

10. 发明公开

KR1020060012089A 피모스를 구비하는 반도체 소자의 형성 방법 失效
标题翻译：形成具有PMOS的半导体器件的方法
公开(公告)号：KR1020060012089A
公开(公告)日：2006-02-07
申请号：KR1020040060809
申请日：2004-08-02
申请人： 삼성전자주식회사
发明人： 박흥식 , 지경구 , 강창진
IPC分类号： H01L21/8238
CPC分类号： H01L21/823842
摘要： 본 발명은 피모스를 구비하는 반도체 소자를 형성하는 방법을 제공한다. 상기 방법에 따르면, 반도체 기판의 전면 상에 폴리실리콘막을 형성한다. 상기 폴리실리콘막에 P형 불순물을 도핑한다. 열처리 공정을 진행한다. 그리고, 상기 P형 불순물이 도핑된 폴리실리콘막의 상부를 제 1 두께만큼 제거한다. 이로써 누설전류를 방지하며, 소자의 속도를 향상시킬수 있는 피모스를 구비하는 반도체 소자를 형성할 수 있다.
피모스(PMOS)

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式