专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101317034B1 반도체 메모리를 리페어하기 위한 장치 및 방법 有权
标题翻译：用于修复半导体存储器的装置和方法
公开(公告)号：KR101317034B1
公开(公告)日：2013-10-11
申请号：KR1020087001686
申请日：2006-06-14
申请人： 마이크론 테크놀로지, 인크.
发明人： 마틴,크리스,지. , 매닝,트로이,에이. , 케스,브렌트
IPC分类号： G11C29/00
CPC分类号： G11C17/165 , G11C29/4401 , G11C29/789 , G11C29/802 , G11C29/808 , G11C2029/4402
摘要： 반도체 메모리 디바이스를 리페어하기 위한 장치 및 방법은 제1 메모리 셀 어레이, 제1 여분 셀어레이, 및 제1 메모리 셀 어레이에서의 적어도 하나의 결함 메모리 셀을 가리키는 제1 어드레스를 비휘발적으로 저장하도록 구성된 리페어 회로를 포함한다. 제1 휘발성 캐시는 적어도 하나의 결함 메모리 셀을 가리키는 제1 어드레스에 대응되는 제1 캐시된 어드레스를 저장한다. 리페어 회로는 제1 메모리 셀 어레이의 적어도 하나의 결함 메모리 셀을 가리키는 제1 어드레스를 제1 휘발성 캐시에 분배한다. 정합 회로는, 제1 메모리 액세스가 제1 캐시된 어드레스에 대응될 때, 제1 메모리 셀 어레이에서의 적어도 하나의 결함 메모리 셀을 제1 여분 셀어레이로부터의 적어도 하나의 여분의 메모리 셀로 대체한다.
반도체 메모리 디바이스, 결함 메모리 셀, 리페어 회로, 캐시된 어드레스, 셀 대체

2. 发明公开

KR1020000048888A 안티 퓨즈 검출 회로 有权
标题翻译：防电感检测电路
公开(公告)号：KR1020000048888A
公开(公告)日：2000-07-25
申请号：KR1019997002907
申请日：1997-10-03
申请人： 마이크론 테크놀로지, 인크.
发明人： 캐스퍼,스티븐,엘. , 마틴,크리스,지.
IPC分类号： G11C17/18
CPC分类号： G11C17/18
摘要： PURPOSE: An anti-fuse detecting circuit is provided to detect an anti-fuse in a programmable device by measuring a voltage on a detecting node. CONSTITUTION: An anti-fuse detecting circuit including an anti-fuses and a latch(104) comprises of cross-coupled transistors(114,124). A first anti-fuse has a flat connected to GND and a second flat connected to a n-channel transistor to gain VCC, and n-channel transistor 's drain is connected to p-channel transistor, and transistor connected to receive a bias voltage, and its drain is connected to p-channel transistor (112). The gate of transistor(112) is connected to receive a second bias voltage. P-channel transistor(114) is connected between a transistor(112) and positive voltage supply. In operation, transistors(110-124) function as a differential latch(A,B) nodes are latched to opposite states depending upon the voltage drops across anti-fuses(100,102). By programming one of the anti-fuses, the remaining anti-fuse operates as a reference circuit. The p-channel is provided so that the anti-fuse help the node(A) and node(B) be adjusted.
摘要翻译：目的：提供防熔丝检测电路，通过测量检测节点上的电压来检测可编程器件中的反熔丝。构成：包括反熔丝的反熔丝检测电路和包括交叉耦合晶体管（114,124）的锁存器（104）。第一个反熔丝具有连接到GND的平面，并且连接到n沟道晶体管的第二平面以增加VCC，并且n沟道晶体管的漏极连接到p沟道晶体管，并且晶体管连接以接收偏置电压，其漏极连接到p沟道晶体管（112）。晶体管（112）的栅极被连接以接收第二偏置电压。 P沟道晶体管（114）连接在晶体管（112）和正电压源之间。在操作中，晶体管（110-124）用作差分锁存器（A，B），根据反熔丝（100,102）之间的电压降，节点被锁存到相反的状态。通过编程其中一个防熔丝，剩余的反熔丝作为参考电路工作。提供p沟道，使得反熔丝有助于调节节点（A）和节点（B）。

3. 发明公开

KR1020030093213A 디지털 소자를 위한 개선된 고속 데이터 캡쳐 회로 失效
标题翻译：改进了数字设备的高速数据采集电路
公开(公告)号：KR1020030093213A
公开(公告)日：2003-12-06
申请号：KR1020037011039
申请日：2002-02-01
申请人： 마이크론 테크놀로지, 인크
发明人： 키쓰,브랜트 , 마틴,크리스,지.
IPC分类号： H03K19/00
CPC分类号： G06F7/00
摘要： 각각의 데이터 경로들을 래치 및 클락 단자 사이와 래치 및 연관된 데이터 단자 사이에 구비하면서, 주어진 래치 소자를 위한 경로들의 길이가 근사적으로 같은 집적 회로를 위한 데이터 캡쳐 회로가 공개된다.

4. 发明授权

KR100321813B1 안티 퓨즈 검출 회로 有权
标题翻译：抗体检测电路
公开(公告)号：KR100321813B1
公开(公告)日：2002-02-02
申请号：KR1019997002907
申请日：1997-10-03
申请人： 마이크론 테크놀로지, 인크.
发明人： 캐스퍼,스티븐,엘. , 마틴,크리스,지.
IPC分类号： G11C17/18
CPC分类号： G11C17/18
摘要： 하나의래치회로와두 개의안티퓨즈를사용하는안티퓨즈검출회로가설명된다. 안티퓨즈는래치회로와접지사이에연결된다. 설명된래치회로는두 개의안티퓨즈중의어느하나가프로그램된것인지를검출할수 있는차동회로이다. 이회로는프로그램된후에비교적높은저항을가진안티퓨즈를정확하게검출한다.

5. 发明公开

KR1020080028441A 반도체 메모리를 리페어하기 위한 장치 및 방법 有权
标题翻译：用于修复半导体存储器的装置和方法
公开(公告)号：KR1020080028441A
公开(公告)日：2008-03-31
申请号：KR1020087001686
申请日：2006-06-14
申请人： 마이크론 테크놀로지, 인크.
发明人： 마틴,크리스,지. , 매닝,트로이,에이. , 케스,브렌트
IPC分类号： G11C29/00
CPC分类号： G11C17/165 , G11C29/4401 , G11C29/789 , G11C29/802 , G11C29/808 , G11C2029/4402
摘要： An apparatus and method for repairing a semiconductor memory device includes a first memory cell array, a first redundant cell array and a repair circuit configured to nonvolatilely store a first address designating at least one defective memory cell in the first memory cell array. A first volatile cache stores a first cached address corresponding to the first address designating the at least one defective memory cell. The repair circuit distributes the first address designating the at least one defective memory cell of the first memory cell array to the first volatile cache. Match circuitry substitutes at least one redundant memory cell from the first redundant cell array for the at least one defective memory cell in the first memory cell array when a first memory access corresponds to the first cached address. ® KIPO & WIPO 2008
摘要翻译：用于修复半导体存储器件的装置和方法包括：第一存储单元阵列，第一冗余单元阵列和修复电路，被配置为在第一存储单元阵列中非易失性地存储指定至少一个有缺陷的存储单元的第一地址。第一易失性高速缓存存储对应于指定所述至少一个有缺陷的存储器单元的第一地址的第一高速缓存地址。修复电路将指定第一存储单元阵列的至少一个缺陷存储单元的第一地址分配给第一易失性高速缓存。当第一存储器访问对应于第一高速缓存地址时，匹配电路将来自第一冗余单元阵列的至少一个冗余存储单元替换为第一存储单元阵列中的至少一个有缺陷的存储单元。 ®KIPO＆WIPO 2008

6. 发明授权

KR100586572B1 디지털 소자를 위한 개선된 고속 데이터 캡쳐 회로 失效
标题翻译：改进数字设备的高速数据采集电路
公开(公告)号：KR100586572B1
公开(公告)日：2006-06-07
申请号：KR1020037011039
申请日：2002-02-01
申请人： 마이크론 테크놀로지, 인크
发明人： 키쓰,브랜트 , 마틴,크리스,지.
IPC分类号： H03K19/00
CPC分类号： G06F7/00
摘要： 각각의 데이터 경로들을 래치 및 클락 단자 사이와 래치 및 연관된 데이터 단자 사이에 구비하면서, 주어진 래치 소자를 위한 경로들의 길이가 근사적으로 같은 집적 회로를 위한 데이터 캡쳐 회로가 공개된다.
래치, 전도 경로, 데이터 단자, 클락 단자

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式