专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100321813B1 안티 퓨즈 검출 회로 有权
标题翻译：抗体检测电路
公开(公告)号：KR100321813B1
公开(公告)日：2002-02-02
申请号：KR1019997002907
申请日：1997-10-03
申请人： 마이크론 테크놀로지, 인크.
发明人： 캐스퍼,스티븐,엘. , 마틴,크리스,지.
IPC分类号： G11C17/18
CPC分类号： G11C17/18
摘要： 하나의래치회로와두 개의안티퓨즈를사용하는안티퓨즈검출회로가설명된다. 안티퓨즈는래치회로와접지사이에연결된다. 설명된래치회로는두 개의안티퓨즈중의어느하나가프로그램된것인지를검출할수 있는차동회로이다. 이회로는프로그램된후에비교적높은저항을가진안티퓨즈를정확하게검출한다.

2. 发明公开

KR1019990071816A 반도체칩에서의정전기방전(ESD)보호구조 失效
标题翻译：半导体芯片中的静电放电（ESD）保护结构
公开(公告)号：KR1019990071816A
公开(公告)日：1999-09-27
申请号：KR1019980704096
申请日：1996-11-25
申请人： 마이크론 테크놀로지, 인크.
发明人： 캐스퍼,스티븐,엘. , 마,메니,케이.,에프. , 세,조셉,씨.
IPC分类号： H01L27/04
摘要： I/O 패드용 ESD 보호 구조에서는 트랜지스터의 능동 영역들 아래에 웰 트랜지스터들이 형성된다. 웰 트랜지스터들은 능동 영역들과 직렬로 결합되며, ESD 동작으로부터 트랜지스터를 보호하는데 효과적인 부가적인 저항을 제공한다. 능동 영역들 위의 금속 도체들은 절연층을 통해 형성된 다수의 콘택부를 가지며 이 콘택부들은 능동 영역들과 접촉한다. 트랜지스터의 이들 능동 영역에 인접한 부가적인 능동 영역들도 웰 저항과, I/O 패드로의 도선을 제공하는 도전층에 결합된다. 이 능동 영역들은 실리사이드화되어 저항을 감소시키고 트랜지스터의 스위칭 속도를 증가시킨다. n-웰 트랜지스터들은 직렬로 결합되어서 능동 영역들의 저항에 비해 큰 저항을 제공하여 ESD 동작의 영향을 감소시킨다.

3. 发明授权

KR100298819B1 반도체칩에서의정전기방전(ESD)보호구조 失效
公开(公告)号：KR100298819B1
公开(公告)日：2001-11-02
申请号：KR1019980704096
申请日：1996-11-25
申请人： 마이크론 테크놀로지, 인크.
发明人： 캐스퍼,스티븐,엘. , 마,메니,케이.,에프. , 세,조셉,씨.
IPC分类号： H01L27/04
摘要： I/O 패드용 ESD 보호 구조에서는 트랜지스터의 능동 영역들 아래에 웰 트랜지스터들이 형성된다. 웰 트랜지스터들은 능동 영역들과 직렬로 결합되며, ESD 동작으로부터 트랜지스터를 보호하는데 효과적인 부가적인 저항을 제공한다. 능동 영역들 위의 금속 도체들은 절연층을 통해 형성된 다수의 콘택트부를 가지며 이 콘택트부들은 능동 영역들과 접촉한다. 트랜지스터의 이들 능동 영역에 인접한 부가적인 능동 영역들도 웰 저항과, I/O 패드로의 도선을 제공하는 도전층에 결합된다. 이 능동 영역들은 실리사이드화되어 저항을 감소시키고 트랜지스터의 스위칭 속도를 증가시킨다. n-웰 트랜지스터들은 직렬로 결합되어서 능동 영역들의 저항에 비해 큰 저항을 제공하여 ESD 동작의 영향을 감소시킨다.

4. 发明公开

KR1020000048888A 안티 퓨즈 검출 회로 有权
标题翻译：防电感检测电路
公开(公告)号：KR1020000048888A
公开(公告)日：2000-07-25
申请号：KR1019997002907
申请日：1997-10-03
申请人： 마이크론 테크놀로지, 인크.
发明人： 캐스퍼,스티븐,엘. , 마틴,크리스,지.
IPC分类号： G11C17/18
CPC分类号： G11C17/18
摘要： PURPOSE: An anti-fuse detecting circuit is provided to detect an anti-fuse in a programmable device by measuring a voltage on a detecting node. CONSTITUTION: An anti-fuse detecting circuit including an anti-fuses and a latch(104) comprises of cross-coupled transistors(114,124). A first anti-fuse has a flat connected to GND and a second flat connected to a n-channel transistor to gain VCC, and n-channel transistor 's drain is connected to p-channel transistor, and transistor connected to receive a bias voltage, and its drain is connected to p-channel transistor (112). The gate of transistor(112) is connected to receive a second bias voltage. P-channel transistor(114) is connected between a transistor(112) and positive voltage supply. In operation, transistors(110-124) function as a differential latch(A,B) nodes are latched to opposite states depending upon the voltage drops across anti-fuses(100,102). By programming one of the anti-fuses, the remaining anti-fuse operates as a reference circuit. The p-channel is provided so that the anti-fuse help the node(A) and node(B) be adjusted.
摘要翻译：目的：提供防熔丝检测电路，通过测量检测节点上的电压来检测可编程器件中的反熔丝。构成：包括反熔丝的反熔丝检测电路和包括交叉耦合晶体管（114,124）的锁存器（104）。第一个反熔丝具有连接到GND的平面，并且连接到n沟道晶体管的第二平面以增加VCC，并且n沟道晶体管的漏极连接到p沟道晶体管，并且晶体管连接以接收偏置电压，其漏极连接到p沟道晶体管（112）。晶体管（112）的栅极被连接以接收第二偏置电压。 P沟道晶体管（114）连接在晶体管（112）和正电压源之间。在操作中，晶体管（110-124）用作差分锁存器（A，B），根据反熔丝（100,102）之间的电压降，节点被锁存到相反的状态。通过编程其中一个防熔丝，剩余的反熔丝作为参考电路工作。提供p沟道，使得反熔丝有助于调节节点（A）和节点（B）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式