专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101678874B1 반도체 소자 제조방법 有权
标题翻译：半导体器件的制造方法
公开(公告)号：KR101678874B1
公开(公告)日：2016-11-23
申请号：KR1020150041417
申请日：2015-03-25
申请人： 경북대학교 산학협력단
发明人： 이정희 , 이준혁 , 원철호 , 조영우 , 손동혁
IPC分类号： H01L29/78 , H01L21/316
摘要： 반도체소자의제조방법이개시된다. 본제조방법은, 버퍼층상에반도체층을형성하는단계, 기설정된구조를갖도록반도체층및 버퍼층의일부영역을식각하는단계, 식각된버퍼층상에기 설정된구조의높이보다낮은기 설정된높이를갖는산화막을형성하는단계, 산화막및 기설정된구조상에게이트절연막을형성하는단계및 게이트절연막상에게이트전극을형성하는단계를포함한다.

2. 发明授权

KR101670238B1 반도체 소자 제조방법 有权
标题翻译：半导体器件制造方法
公开(公告)号：KR101670238B1
公开(公告)日：2016-10-28
申请号：KR1020150041413
申请日：2015-03-25
申请人： 경북대학교 산학협력단
发明人： 이정희 , 강희성 , 김륜휘 , 조영우 , 손동혁
IPC分类号： H01L21/28 , H01L29/66 , H01L29/423 , H01L21/3065 , H01L21/3063 , H01L29/778
摘要： 반도체소자제조방법이개시된다. 본방법은, 제1 반도체층을마련하는단계, 제1 반도체층상에기 설정된폭을갖는마스크층을형성하여제1 반도체층을건식식각하는단계, 제1 반도체층의폭이마스크층의폭보다작은폭을갖도록건식식각된제1 반도체층의측면을습식식각하는단계, 마스크층을제거하는단계, 건식식각및 습식식각에의해제1 반도체층이제거된부분에기 설정된높이의절연층을형성하는단계, 제1 반도체층을식각하여트렌치를형성하는단계및 트렌치를메꾸고, 트렌치의폭보다넓은컨텍영역을갖는게이트전극을형성하는단계를포함한다.
摘要翻译：公开了一种半导体器件制造方法。比本发明的方法，提供了一个半导体层，第一半导体包括第一步骤：层状干蚀刻所述第一半导体层，以形成具有预定宽度，所述半导体层的掩模层的宽度的第一宽度的一组掩模层以具有的宽度，以形成释放的第一半导体层中的预定高度的绝缘层，以除去所述除去步骤中，对于湿蚀刻的干法蚀刻的第一半导体层，干蚀刻和湿蚀刻的一侧的掩模层的部分蚀刻第一半导体层以形成沟槽，并且填充沟槽并形成具有比沟槽的宽度更宽的接触区域的栅电极。

3. 发明授权

KR101668442B1 반도체 소자 제조방법 有权
公开(公告)号：KR101668442B1
公开(公告)日：2016-10-21
申请号：KR1020150024438
申请日：2015-02-17
申请人： 경북대학교 산학협력단
发明人： 이정희 , 손동혁 , 강희성 , 조영우 , 원철호
IPC分类号： H01L29/78 , H01L29/66 , H01L21/3213
摘要： 반도체소자제조방법이개시된다. 본제조방법은, 기판상에제1 반도체층을형성하는단계, 기설정된패턴을갖는마스크층을제1 반도체층상에형성하여, 기설정된소스구조, 드레인구조및 채널구조가되도록제1 반도체층을건식식각하는단계, 채널구조에해당하는제1 반도체층의폭이채널구조에해당하는제1 반도체층상에형성된마스크층의폭보다작은폭을갖도록제1 반도체층의측면을식각용액으로습식식각하는단계, 마스크층을제거하는단계, 채널구조에해당하는제1 반도체층을둘러싸는형태로게이트절연막을형성하는단계및 게이트절연막상에게이트전극을형성하는단계를포함한다.

4. 发明公开

KR1020160101577A 반도체 소자 제조방법 有权
标题翻译：半导体器件的制造方法
公开(公告)号：KR1020160101577A
公开(公告)日：2016-08-25
申请号：KR1020150024438
申请日：2015-02-17
申请人： 경북대학교 산학협력단
发明人： 이정희 , 손동혁 , 강희성 , 조영우 , 원철호
IPC分类号： H01L29/78 , H01L29/66 , H01L21/3213
CPC分类号： H01L29/785 , H01L21/32134 , H01L29/66795
摘要： 반도체소자제조방법이개시된다. 본제조방법은, 기판상에제1 반도체층을형성하는단계, 기설정된패턴을갖는마스크층을제1 반도체층상에형성하여, 기설정된소스구조, 드레인구조및 채널구조가되도록제1 반도체층을건식식각하는단계, 채널구조에해당하는제1 반도체층의폭이채널구조에해당하는제1 반도체층상에형성된마스크층의폭보다작은폭을갖도록제1 반도체층의측면을식각용액으로습식식각하는단계, 마스크층을제거하는단계, 채널구조에해당하는제1 반도체층을둘러싸는형태로게이트절연막을형성하는단계및 게이트절연막상에게이트전극을형성하는단계를포함한다.
摘要翻译：本发明提供一种制造半导体器件的方法，该半导体器件能够使用干蚀刻和湿蚀刻来制造具有纳米尺寸宽度的翅片。制造半导体器件的方法包括：在衬底上形成第一半导体层的步骤; 通过在第一半导体层上形成具有预设图案的掩模层，在第一半导体层上进行干蚀刻以形成预设的源结构，预设的漏极结构和预设沟道结构的步骤; 使用蚀刻溶液在所述第一半导体层的侧面上进行湿蚀刻以使其宽度小于形成在与所述沟道结构相对应的所述第一半导体层上的掩模层的宽度的步骤; 去除掩模层的步骤; 形成栅极绝缘膜以包围对应于沟道结构的第一半导体层的步骤; 以及在栅极绝缘膜上形成栅电极的步骤。

5. 发明授权

KR102167049B1 FinFET 소자 有权
公开(公告)号：KR102167049B1
公开(公告)日：2020-10-19
申请号：KR1020190011761
申请日：2019-01-30
申请人： 경북대학교 산학협력단
发明人： 이정희 , 손동혁 , 이준혁 , 김정길 , 따이췐
IPC分类号： H01L29/78 , H01L29/778 , H01L29/66

6. 发明授权

KR101668445B1 반도체 소자 및 그의 제조방법 有权
公开(公告)号：KR101668445B1
公开(公告)日：2016-10-21
申请号：KR1020150025310
申请日：2015-02-23
申请人： 경북대학교 산학협력단
发明人： 이정희 , 손동혁 , 김도균 , 조영우 , 원철호
IPC分类号： H01L29/78 , H01L29/778
摘要： 반도체소자제조방법이개시된다. 본반도체소자제조방법은, 기판상에제1 반도체층을형성하는단계, 제1 반도체층에 2차원전자가스(2DEG;2-Dimensional Electron Gas)를유발하는제2 반도체층을, 제1 반도체층상에형성하는단계, 제2 반도체층상에 p 타입도펀트로도핑된제3 반도체층을형성하는단계, 기설정된소스구조, 드레인구조및 채널구조를갖도록, 제1 반도체층, 제2 반도체층및 제3 반도체층이적층된구조를식각하는단계, 채널구조내의제1 반도체층, 제2 반도체층및 제3 반도체층의측면과채널구조내의제3 반도체층의상면을덮도록게이트절연막을형성하는단계및 게이트절연막상에게이트전극을형성하는단계를포함한다.

7. 发明公开

KR1020160114923A 반도체 소자 제조방법 有权
标题翻译：半导体器件制造方法
公开(公告)号：KR1020160114923A
公开(公告)日：2016-10-06
申请号：KR1020150041417
申请日：2015-03-25
申请人： 경북대학교 산학협력단
发明人： 이정희 , 이준혁 , 원철호 , 조영우 , 손동혁
IPC分类号： H01L29/78 , H01L21/316
摘要： 반도체소자의제조방법이개시된다. 본제조방법은, 버퍼층상에반도체층을형성하는단계, 기설정된구조를갖도록반도체층및 버퍼층의일부영역을식각하는단계, 식각된버퍼층상에기 설정된구조의높이보다낮은기 설정된높이를갖는산화막을형성하는단계, 산화막및 기설정된구조상에게이트절연막을형성하는단계및 게이트절연막상에게이트전극을형성하는단계를포함한다.
摘要翻译：公开了一种制造半导体器件的方法。具有本发明的制造方法的氧化膜包括以下步骤：在所述缓冲层上的半导体层，一组为具有预定的结构，包括：蚀刻半导体层的一部分和所述缓冲层，高预设比蚀刻缓冲层设置在结构的高度低在氧化膜和预定结构上形成栅绝缘膜，并在栅绝缘膜上形成栅电极。

8. 发明公开

KR1020160087009A 나노와이어 구조의 질화물 반도체 소자 및 그 제조방법 有权
标题翻译：具有纳米结构的基于氮化物的半导体器件及其方法
公开(公告)号：KR1020160087009A
公开(公告)日：2016-07-21
申请号：KR1020150004027
申请日：2015-01-12
申请人： 경북대학교 산학협력단
发明人： 이정희 , 조영우 , 원철호 , 서재화 , 손동혁
IPC分类号： H01L29/66 , H01L29/41 , H01L29/51
CPC分类号： H01L29/66431 , H01L29/413 , H01L29/518
摘要： 본발명은나노와이어구조의질화물반도체소자제조방법에관한것으로서, 질화물반도체기판상에수직방향의나노와이어를형성하는단계; 상기나노와이어와상기기판상에제 1 스페이서를증착한후 상기제 1 스페이서상에제 1 PR코팅막을형성하는단계; 상기나노와이어부분이노출되도록상기제 1 PR코팅막을식각하는단계; 상기제 1 PR코팅막을식각한하부에남아있는상기제 1 스페이서를식각하는단계; 상기나노와이어와상기제 1 스페이서상에게이트단자층을형성하는단계; 상기게이트단자층상에제 2 스페이서를증착한후 상기제 2 스페이서상에제 2 PR코팅막을형성하는단계; 상기나노와이어부분이노출되도록상기제 2 PR코팅막을식각하는단계; 상기제 2 PR코팅막을식각한하부에남아있는상기제 2 스페이서및 상기게이트단자층을차례로식각하여상기나노와이어의일부가상부에노출되도록하는단계; 상기기판의상부일측에소스전극을형성하고, 상기나노와이어의상부일측에드레인전극을형성하는단계; 및상기게이트단자층일측에게이트단자를형성하는단계를포함하는것을특징으로한다.
摘要翻译：本发明涉及一种制造具有纳米线结构的氮化物半导体器件的方法，能够通过实现常关特性来最小化泄漏电流。该方法包括以下步骤：在氮化物半导体衬底上形成垂直的纳米线; 在所述纳米线和所述衬底上沉积第一间隔物，以及在所述第一间隔物上形成第一光致抗蚀剂（PR）涂层膜; 蚀刻第一PR涂膜以暴露纳米线部分; 蚀刻保留在第一PR涂层被蚀刻的下部的第一间隔物; 在纳米线和第一间隔物上形成栅极端子层; 在所述栅极端子层上沉积第二间隔物并在所述第二间隔物上形成第二PR涂层膜; 蚀刻第二PR涂膜以暴露纳米线部分; 依次蚀刻第二间隔物和残留在第二PR涂膜被蚀刻的下部的栅极端子层，以暴露上部的纳米线的一部分; 在所述衬底的上部的一侧上形成源电极，并在所述纳米线的上部的一侧上形成漏电极; 以及在栅极端子层的一侧上形成栅极端子。

9. 发明公开

KR1020160102792A 반도체 소자 및 그의 제조방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020160102792A
公开(公告)日：2016-08-31
申请号：KR1020150025310
申请日：2015-02-23
申请人： 경북대학교 산학협력단
发明人： 이정희 , 손동혁 , 김도균 , 조영우 , 원철호
IPC分类号： H01L29/78 , H01L29/778
CPC分类号： H01L29/785 , H01L29/778 , H01L2924/13064
摘要： 반도체소자제조방법이개시된다. 본반도체소자제조방법은, 기판상에제1 반도체층을형성하는단계, 제1 반도체층에 2차원전자가스(2DEG;2-Dimensional Electron Gas)를유발하는제2 반도체층을, 제1 반도체층상에형성하는단계, 제2 반도체층상에 p 타입도펀트로도핑된제3 반도체층을형성하는단계, 기설정된소스구조, 드레인구조및 채널구조를갖도록, 제1 반도체층, 제2 반도체층및 제3 반도체층이적층된구조를식각하는단계, 채널구조내의제1 반도체층, 제2 반도체층및 제3 반도체층의측면과채널구조내의제3 반도체층의상면을덮도록게이트절연막을형성하는단계및 게이트절연막상에게이트전극을형성하는단계를포함한다.
摘要翻译：公开了制造半导体器件的方法。制造半导体器件的方法包括以下步骤：在衬底上形成第一半导体层; 形成在所述第一半导体层上形成二维电子气（2DEG）的第二半导体层; 在所述第二半导体层上形成掺杂有p型掺杂剂的第三半导体层; 蚀刻其中堆叠第一半导体层，第二半导体层和第三半导体层以具有预设的源极结构，漏极结构和沟道结构的结构; 形成栅极绝缘层以覆盖沟道结构中的第一半导体层，第二半导体层和第三半导体层的侧表面以及沟道结构中的第三半导体层的上表面; 以及在所述栅极绝缘层上形成栅电极。

10. 发明公开

KR1020150146199A 질화물 반도체 소자 및 그의 제조 방법 无效
标题翻译：氮化物半导体及其制造方法
公开(公告)号：KR1020150146199A
公开(公告)日：2015-12-31
申请号：KR1020140076389
申请日：2014-06-23
申请人： 경북대학교 산학협력단
发明人： 이정희 , 손동혁 , 서재화 , 조영우 , 원철호
IPC分类号： H01L21/336 , H01L21/8234 , H01L21/8252
CPC分类号： H01L29/42392 , H01L29/78696 , H01L29/66431 , H01L21/823431
摘要： 질화물반도체소자및 그의제조방법이제공된다. 본 GAA(Gate-all-around) 구조의질화물반도체소자의제조방법은, 기판상에고저항(highly resistive) GaN층을성장시키고, 고저항 GaN층상에제1 질화물층, 제2 질화물층및 제3 질화물층을성장시키며, 성장된제1 질화물층, 제2 질화물층및 제3 질화물층을건식식각하여소스영역, 드레인영역및 소스영역과드레인영역사이를연결하는핀 구조의채널층을형성하고, 알칼리용액을이용하여형성된핀 구조의채널층중 제2 질화물층을습식식각하며, 채널층을감싸는절연층을형성하고, 소스영역및 드레인영역에제1 전극및 제2 전극을형성하고, 절연층을감싸는제3 전극을형성한다.
摘要翻译：提供一种氮化物半导体器件及其制造方法。具有栅极全周（GAA）结构的氮化物半导体器件的制造方法包括：在衬底上生长高电阻GaN层; 在高电阻GaN层上生长第一氮化物层，第二氮化物层和第三氮化物层; 干蚀刻生长的第一氮化物层，第二氮化物层和第三氮化物层，以形成用于连接源极区域和漏极区域的源极区域，漏极区域和pin结构沟道层; 湿蚀刻通过使用碱溶液形成的pin结构沟道层的第二氮化物层; 形成包裹所述沟道层的绝缘层; 在源极区域和漏极区域中形成第一电极和第二电极; 以及形成包围绝缘层的第三电极。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式