专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020000057810A 반도체 장치 无效
标题翻译：半导体器件
公开(公告)号：KR1020000057810A
公开(公告)日：2000-09-25
申请号：KR1020000003672
申请日：2000-01-26
申请人： 가부시키가이샤 히타치세이사쿠쇼 , 히타치 토부 세미콘덕터 가부시키가이샤
发明人： 카지와라료이치 , 코이즈미마사히로 , 모리타토시아키 , 타카하시카즈야 , 키시모토무네히사 , 이시이시게루 , 히라시마토시노리 , 타카하시야스시 , 하타토시유키 , 사토히로시 , 오오카와케이이치
IPC分类号： H01L21/60
CPC分类号： H01L23/49555 , H01L21/4814 , H01L21/56 , H01L21/561 , H01L21/565 , H01L23/28 , H01L23/3107 , H01L23/495 , H01L23/4952 , H01L23/49548 , H01L23/49562 , H01L23/49575 , H01L23/49582 , H01L24/11 , H01L24/13 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/37 , H01L24/40 , H01L24/81 , H01L24/83 , H01L24/84 , H01L24/97 , H01L29/7833 , H01L2224/0401 , H01L2224/04026 , H01L2224/11 , H01L2224/1134 , H01L2224/13 , H01L2224/13099 , H01L2224/13139 , H01L2224/13144 , H01L2224/16245 , H01L2224/29011 , H01L2224/29015 , H01L2224/29101 , H01L2224/29109 , H01L2224/29111 , H01L2224/2919 , H01L2224/2929 , H01L2224/29339 , H01L2224/32245 , H01L2224/37011 , H01L2224/40095 , H01L2224/40225 , H01L2224/45124 , H01L2224/45139 , H01L2224/73253 , H01L2224/75251 , H01L2224/81203 , H01L2224/81205 , H01L2224/81801 , H01L2224/83101 , H01L2224/83138 , H01L2224/83191 , H01L2224/83825 , H01L2224/8385 , H01L2224/83851 , H01L2224/84801 , H01L2224/97 , H01L2924/00011 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01042 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01057 , H01L2924/01068 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/01322 , H01L2924/0133 , H01L2924/0134 , H01L2924/014 , H01L2924/0665 , H01L2924/10253 , H01L2924/1301 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/181 , H01L2924/18301 , H01L2924/19043 , H01L2924/30105 , H01L2924/3011 , H05K3/3426 , H01L2224/81 , H01L2224/83 , H01L2924/00 , H01L2924/01049 , H01L2924/01083 , H01L2224/29139 , H01L2924/3512 , H01L2224/48 , H01L2924/00012
摘要： PURPOSE: A semiconductor memory device is provided to decrease an electrical resistance of a Si chipless semiconductor package by having first and second metal elements connected to an electrode of the semiconductor device through a metal element including precious metals. CONSTITUTION: A semiconductor memory device comprises a semiconductor substrate, a semiconductor element, a first metal element, and a second metal element. The semiconductor element has a first electrode established on the semiconductor substrate and a second electrode established on a back side of the semiconductor substrate. The first metal element is connected to the first electrode. The second metal element is connected to the second electrode. The first electrode is connected to the first metal element through the first metal including a first precious metal. The second electrode is connected to the second metal element through the second metal including a second precious metal.
摘要翻译：目的：提供半导体存储器件，通过使第一和第二金属元件通过包括贵金属的金属元件连接到半导体器件的电极而降低Si无芯片半导体封装的电阻。构成：半导体存储器件包括半导体衬底，半导体元件，第一金属元件和第二金属元件。半导体元件具有建立在半导体衬底上的第一电极和建立在半导体衬底的背面上的第二电极。第一金属元件连接到第一电极。第二金属元件连接到第二电极。第一电极通过包括第一贵金属的第一金属连接到第一金属元件。第二电极通过包括第二贵金属的第二金属连接到第二金属元件。

2. 发明授权

KR100414031B1 다중계 처리장치 및 다중계 처리장치에 접속된 콘트롤러및 다중계 처리시스템 有权
标题翻译： 다중계계리장치및다중계계리장에접속된콘트롤러및다중계처리시스템
公开(公告)号：KR100414031B1
公开(公告)日：2004-01-07
申请号：KR1020007014446
申请日：1999-06-17
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 카와바타아쓰시 , 와타나베다이 , 오구마켄지 , 토요다히로유키 , 사토히로시 , 후지와라미치오 , 사토히로야스
IPC分类号： B61L19/06
CPC分类号： G06F11/182 , B61L1/20 , B61L19/06 , G05B9/03 , G06F11/184 , G06F11/187
摘要： A multiple system processor adaptable to a large railroad station and having a short execution time without endangering safety and without increasing the amount of wiring between the multiple system processor and a controller. The multiple system processor comprises processing units each receiving the same input, performing the same processing, and generating and outputting the processing results. A given processing unit out of the processing units serves as a main processing unit, and the others as slave ones. The main processing unit comprises a collecting section for collecting the processing results outputted from the main and slave processing units and an output section for outputting the collected processing results to the controller.
摘要翻译：一种多系统处理器，适用于大型火车站，执行时间短，不会危及安全性，也不会增加多系统处理器和控制器之间的布线量。多系统处理器包括处理单元，每个处理单元接收相同的输入，执行相同的处理，并产生和输出处理结果。处理单元中的给定处理单元用作主处理单元，而其他处理单元用作主处理单元。主处理单元包括用于收集从主处理单元和从处理单元输出的处理结果的收集部分和用于将收集到的处理结果输出到控制器的输出部分。＆lt;图像＆GT;

3. 发明公开

KR1020020004829A 반도체 집적회로 및 플래쉬 메모리 失效
标题翻译：半导体集成电路和非易失性存储器
公开(公告)号：KR1020020004829A
公开(公告)日：2002-01-16
申请号：KR1020010034943
申请日：2001-06-20
申请人： 가부시키가이샤 히타치세이사쿠쇼 , 가부시키가이샤 히타치초에루.에스.아이.시스테무즈
发明人： 키시모토지로 , 사토히로시 , 노다사토시 , 이시이타츠야 , 쿠보노쇼우지 , 오기노타카시
IPC分类号： G11C16/30
CPC分类号： H02M3/073 , G11C16/30 , H02M2003/075
摘要： PURPOSE: To provide a boosting circuit which can generate a high boosting voltage at 10 times or more o the basis of a comparatively low power-supply voltage in a semiconductor integrated circuit which comprises an internal boosting circuit such as a flash memory. CONSTITUTION: Charging pumps (CP11, CP12, CP10) which perform a first-stage boosting operation on the basis of the power-supply voltage are constituted to be of a capacitor parallel type. Charging pumps (CP21, CP22, CP20) which perform a second-stage boosting operation on the basis of a boosting voltage generated by the charging pumps are constituted to be of a capacitor serial type.
摘要翻译：目的：提供一种升压电路，其可以在包括诸如闪存的内部升压电路的半导体集成电路中以比较低的电源电压为基础，产生10倍或更多的高升压电压。构成：基于电源电压进行第一级升压动作的充电泵（CP11，CP12，CP10）构成为并联型电容器。基于由充电泵产生的升压电压进行第二级升压操作的充电泵（CP21，CP22，CP20）被构成为电容器串联型。

4. 发明公开

KR1020010053028A 다중계 처리장치 및 다중계 처리장치에 접속된 콘트롤러및 다중계 처리시스템 有权
标题翻译：连接到多任务处理器和多任务处理器的控制器和多任务处理系统
公开(公告)号：KR1020010053028A
公开(公告)日：2001-06-25
申请号：KR1020007014446
申请日：1999-06-17
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 카와바타아쓰시 , 와타나베다이 , 오구마켄지 , 토요다히로유키 , 사토히로시 , 후지와라미치오 , 사토히로야스
IPC分类号： B61L19/06
摘要： 안정성을 손상시키지 않는다는 전제하에서, 다중계 처리장치와 콘트롤러 사이의 배선을 증가시키는 일 없이, 큰 역에도 대응가능하고, 또한, 실행시간이 짧은 장치를 실현한다. 본 발명의 다중계 처리장치는, 각각 동일한 입력을 받아들여 동일한 처리를 행하고, 각 처리결과를 생성하여 출력하는 복수의 처리장치로 구성되며, 복수의 처리장치 중에서, 어떤 임의의 1개의 처리장치를 주계 처리장치, 다른 처리장치를 종계 처리장치로 하고, 주계 처리장치는, 복수의 종계 처리장치 및 주계 처리장치의 처리결과를 수집하는 수집부와, 수집부에 의해 수집된 처리결과를 콘트롤러로 출력하는 출력부로 구성된다.

5. 发明公开

KR1020000005160A 불휘발성 반도체기억장치 无效
标题翻译：非易失性半导体存储器件
公开(公告)号：KR1020000005160A
公开(公告)日：2000-01-25
申请号：KR1019980707828
申请日：1996-07-10
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 야마다나오키 , 사토히로시 , 쯔지카와테쯔야 , 미야자와가즈유키
IPC分类号： G11C16/06
摘要： PURPOSE: A nonvolatile semiconductor storage device in which multilevel information is to be stored in one memory cell by setting a plurality of thresholds. CONSTITUTION: The each bit of data composed a plurality of bits is separately written on and read from one memory cell and the data are erased, in accordance wth address signals or control signals. Specifically, a memory array is accessed in accordance with three dimensional addresses of X,Y,and Z addresses and a plurality of bit data in one memory cell can be recognized with the Z address.
摘要翻译：目的：一种非易失性半导体存储装置，其中通过设置多个阈值将多级信息存储在一个存储单元中。构成：根据第w个地址信号或控制信号，将由多个位构成的数据的每一位分别写入并从一个存储单元读取，并且数据被擦除。具体地，根据X，Y和Z地址的三维地址来存取存储器阵列，并且可以用Z地址识别一个存储器单元中的多个位数据。

6. 发明授权

KR100740953B1 반도체 집적회로 및 플래쉬 메모리 失效
标题翻译：半导体集成电路和非易失性半导体存储器
公开(公告)号：KR100740953B1
公开(公告)日：2007-07-19
申请号：KR1020010034943
申请日：2001-06-20
申请人： 가부시키가이샤 히타치세이사쿠쇼 , 가부시키가이샤 히타치초에루.에스.아이.시스테무즈
发明人： 키시모토지로 , 사토히로시 , 노다사토시 , 이시이타츠야 , 쿠보노쇼우지 , 오기노타카시
IPC分类号： G11C16/30
CPC分类号： H02M3/073 , G11C16/30 , H02M2003/075
摘要： 플래쉬 메모리와 같은 내부 승압회로를 가지는 반도체 집적회로에 있어서, 비교적 낮은 전원전압에 의거해서 10배 이상의 높은 승압전압을 발생할 수 있는 승압회로를 실현한다.
전원전압에 의거해서 제1 단계의 승압을 행하는 차지펌프(CP11, CP12, CP10)를 용량 병렬형으로 구성함과 동시에, 이 차지펌프에서 발생되는 승압전압에 의거해서 제2 단계의 승압을 행하는 차지펌프(CP21, CP22, CP20)를 용량 직렬형으로 구성하도록 하였다.
플래쉬 메모리, 반도체 집적회로, 승압, 전원전압, 용량, 직렬, 병렬

7. 发明授权

KR100402089B1 주파수 변조신호 수신방법 및 장치 失效
标题翻译： 주파수변조신호수신방법및장치
公开(公告)号：KR100402089B1
公开(公告)日：2003-10-17
申请号：KR1020017002724
申请日：1999-09-02
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 오구마켄지 , 카와바타아쓰시 , 와타나베다이 , 사토히로시 , 타시로코레후미
IPC分类号： B61L1/00
CPC分类号： B61L1/188
摘要： The object of the present invention is to provide a train detection system which is highly resistant to noise. In a method for using a frequency modulated signal as a train detection signal and judging train decision by existence of demodulation due to a reduction in the received signal level caused by a short-circuit of the axle, as a method for optionally setting a threshold value of train decision, when applying the amplitude-dependent demodulation process, by combining the gain process of amplifying the amplitude of a signal, the limiter process of limiting the amplitude of the output signal of the gain process to a fixed value, and the filter process of removing harmonics generated by the limiter process at the previous stage of the demodulation process and by optionally setting the lower limit value of the demodulatable signal level by the gain, a process of optionally setting a threshold value of train decision is realized.
摘要翻译：本发明的目的是提供一种高度抵抗噪声的列车检测系统。作为将频率调制信号作为列车检测信号使用，根据由车轴短路引起的接收信号电平的降低引起的解调的有无来判断列车决定的方法，作为选择性地设定阈值当应用幅度相关解调处理时，通过组合放大信号的幅度的增益处理，将增益处理的输出信号的幅度限制为固定值的限幅器处理，以及滤波处理在解调处理的前一阶段去除由限幅器处理产生的谐波，并且通过可选地设置可解调信号电平的下限值，实现可选地设定列车判决的阈值的处理。＆lt;图像＆GT;

8. 发明公开

KR1020010074917A 주파수 변조신호 수신방법 및 장치 失效
标题翻译：用于接收调频信号的方法和设备
公开(公告)号：KR1020010074917A
公开(公告)日：2001-08-09
申请号：KR1020017002724
申请日：1999-09-02
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 오구마켄지 , 카와바타아쓰시 , 와타나베다이 , 사토히로시 , 타시로코레후미
IPC分类号： B61L1/00
摘要： 주파수 변조 열차 검지신호를 사용하여 열차를 검지하도록 차축 단락회로로 인해 수신된 신호의 레벨이 저하하기 때문에 복조의 유무에 따라 열차를 검출하기 위해 잡음에 대해 높은 내성을 갖는 열차 검지방법으로, 주파수 의존 복조전에, 신호의 진폭을 증폭하는 이득처리, 특정 레벨에 대해 이득 처리의 출력신호의 진폭을 제한하는 리미터 처리, 및 리미터 처리를 조합하여 수행하여 이득에 의해 복조 신호의 레벨의 하한을 임의로 설정하여서 임의로 열차 검출의 한계값을 설정하기 때문에 발생된 고조파를 제거하는 필터 처리를 하는 방법이다.

9. 发明公开

KR1020020006428A 반도체 기억장치 无效
标题翻译：半导体存储设备
公开(公告)号：KR1020020006428A
公开(公告)日：2002-01-19
申请号：KR1020010039211
申请日：2001-07-02
申请人： 가부시키가이샤 히타치세이사쿠쇼 , 가부시키가이샤 히타치초에루.에스.아이.시스테무즈
发明人： 사토히로시 , 노다사토시 , 마니타키이치 , 쿠보노쇼우지 , 시게마츠코우지
IPC分类号： G11C16/12
CPC分类号： G11C5/145 , G11C16/12 , G11C16/30
摘要： PURPOSE: To prevent the situation in which write-in operation cannot be finished and to finish write-in operation quickly in accordance with a level of external power source voltage, in a semiconductor storage device having an internal boosting circuit such as a flash memory. CONSTITUTION: In the semiconductor storage device provided with an internal boosting circuit, the device is provided with a voltage detecting circuit (limiter circuit LM) detecting whether boosting voltage reaches the prescribed potential or not, and a timer which can count the prescribed time, when the voltage detecting circuit detects that boosting voltage reaches the prescribed potential, a control circuit applies the boosting voltage to a selection memory cell, and when the control circuit detects that the prescribed time elapses after the boosting circuit starts boosting operation based on count information of the timer, even if boosting voltage generated by the boosting circuit does not reach the prescribed potential, boosted voltage is applied to a selected memory cell.
摘要翻译：目的：为了防止在具有诸如闪存等内部升压电路的半导体存储装置中，根据外部电源电压的水平，不能完成写入操作的情况并快速完成写入操作。构成：在具有内部升压电路的半导体存储装置中，该装置设置有检测升压电压是否达到规定电位的电压检测电路（限制电路LM），以及能够对规定时间进行计数的定时器，电压检测电路检测到升压电压达到规定电位，控制电路将升压电压施加到选择存储单元，并且当控制电路检测到在升压电路开始升压操作之后经过规定时间时，基于定时器，即使升压电路产生的升压电压未达到规定电位，升压电压也被施加到所选存储单元。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式