会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明授权
    • 반도체 기억 장치
    • KR100239239B1
    • 2000-01-15
    • KR1019920009094
    • 1992-05-28
    • 가부시끼가이샤 히다치 세이사꾸쇼히다치초엘에스아이 엔지니어링가부시키가이샤
    • 스즈끼유끼히데무라나까마사야마쯔우라히로미나까고메요시노부다나까히또시야마사끼에이지사꾸따도시유끼
    • G11C11/40
    • G11C7/10
    • 반도체 기억 장치로서, 메모리 매트에 대응해서 마련되는 공통 데이타선의 수에 의한 제약을 받는 일 없이 다비트 병렬 테스트 모드에 있어서의 병렬 비트수를 확대할 수 있는 다이나믹형 RAM등의 반도체기억장치를 제공하기 위해, 메모리 어레이를 워드선 및 비트선의 연장 방향으로 각각 분할해서 여러개의 메모리 매트MAT00L∼MAT07L 내지 MAT10R∼MAT17R등을 구성하고, 이들의 메모리 매트에 대응해서 워드선에 평행해서 배치되고, 또한 대응하는 메모리 매트의 지정되는 비트선이 선택적으로 접속되는 제 1의 공통 데이타선 즉 서브 IO선을 마련하고, 또 비트선의 연장 방향으로 배치되는 여러개의 메모리 매트에 공통으로비트선과 평행해서 배치되고 또한 지정되는 서브IO선이 선택적으로 접속되는 제 2의 공통 데이타선 즉 메인IO선군MIOG0∼MIOG7을 마련한다. 또, 메인 앰프 유니트MAU0을 구성하는 여러개의 메인 앰프를 워드선의 연장 방향으로 정렬해서 배치하고, 이들의 메인 앰프에 스태틱형 커런트 미러 앰프로 되어 비교적 큰 동작 전류를 필요로 하는 제 1의 메인 앰프와 다이나믹형 CMOS 래치 앰프로 되어 그 동작 전류가 비교적 작은 제 2의 메인 앰프를 마련하고, 이들의 메인 앰프를 동작 모드에 따라서 적절하게 사용한다. 이것에 의해, 각 메모리 매트에 대응해서 마련되는 서브IO선에 수에 제약을 받는 일 없이 다이나믹형 RAM등의 다비트 병렬 테스트 모드에 있어서의 병렬 비트수를 확대할 수 있다.
      이러한 반도체 기억 장치를 사용하는 것에 의해, 병렬 테스트 모드를 구비하는 다이나믹 RAM등의 메모리 어레이를 워드선 및 비트선의 연장 방향에 있어서 각각 여러개의 메모리 매트로 분할함과 동시에 이들의 메모리 매트에 대응해서 워드선에 평행해서 배치되고 또한 대응하는 메모리 매트의 비트선이 선택적으로 접속되는 제 1의 공통 데이타선을 마련하고, 또, 비트선의 연장 방향에 있는 여러개의 메모리 매트에 공통으로 비트선에 평행해서 배치되고 또한 지정되는 제 1의 공통 데이타선이 선택적으로 접속되는 제 2의 공통 데이타선을 마련한다. 또, 스태틱 형 커런트 미러 앰프로 되어 비교적 큰 동작 전류를 필요로 하는 제 1의 메인 앰프와 다이나믹형 CMOS 래치 앰프로 되어 비교적 작은 동작 전류를 필요로 하는 제 2의 메인 앰프를 마련하고, 이들의 메인 앰프를 동작 모드에 따라서 적절하게 사용한다. 이것에 의해, 테스트 모드에 있어서의 병렬 비트수를 제 1의 공통 데이타선의 수에 의한 제약을 받는 일없이 설정할 수 있으므로, 그 칩 면적 및 소비 전력의 증대를 억제하면서, 다이나믹형 RAM등의 다비트 병렬 테스트 모드에 있어서의 병렬 비트수를 확대할 수가 있다. 그 결과, 그 저코스트화 및 저소비 전력화를 도모하면서 다이나믹형 RAM등의 시험 공정수를 삭감할 수가 있다.