专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100890768B1 데이터 변환 프로세서 및 이를 갖는직교주파수분할다중변조 수신장치 失效
标题翻译：数据转换处理器和具有该数据变换处理器的OFDM接收器
公开(公告)号：KR100890768B1
公开(公告)日：2009-04-02
申请号：KR1020070027569
申请日：2007-03-21
申请人： (주)카이로넷 , 한국과학기술원
发明人： 김지훈 , 박인철
IPC分类号： H04J11/00
摘要： 메모리의 크기를 줄이기 위한 데이터 변환 프로세서 및 이를 갖는 직교 주파수 분할 다중 변조 (OFDM) 수신장치가 개시된다. 데이터 변환 프로세서는, 전반 스테이지부 및 후반 스테이지부를 포함하여, log
2 N개(N은 2의 멱지수)의 스테이지들을 이용하여 FFT/IFFT 연산 처리를 수행한다. 전반 스테이지부는 종속 연결된 복수의 스테이지들을 포함하고, 짝수 스테이지마다 짝수의 멱지수를 갖는 트위들팩터를 이용하여 입력신호를 변환한다. 후반 스테이지부는 종속 연결된 복수의 스테이지들을 포함하고, 최종적으로 2-포인트 이산 푸리에 변환(DFT)이 되도록 전반 스테이지부로부터 제공되는 신호들을 분해하여 주파수 영역 또는 시간 영역의 출력 신호를 출력한다. 이에 따라, 매 두 번째 스테이지마다 곱해지는 트위들팩터의 멱지수를 모두 짝수로 구현하는 알고리즘을 FFT 또는 IFFT 처리시, 전체 또는 부분적으로 적용하므로써, 다른 알고리즘들에 비해 하드웨어의 복잡도를 적거나 같게 유지할 수 있다.

2. 发明授权

KR100866929B1 컨벌루셔널 터보 코드에서 사용되는 인터리버의 인터리브드 주소 발생기, 그 방법 및 씨티씨에서 사용되는 인터리버 失效
标题翻译：交织地址生成器，其在卷积turbo码CTC中使用的方法和在CTC中使用的交织器
公开(公告)号：KR100866929B1
公开(公告)日：2008-11-04
申请号：KR1020070006978
申请日：2007-01-23
申请人： (주)카이로넷 , 한국과학기술원
发明人： 김지훈 , 박인철
IPC分类号： H03M13/27 , H03M13/23 , G06F12/02 , G06F12/00
CPC分类号： Y02D10/13
摘要： 컨볼루셔널 터보 코드(Convolutional Turbo Code)를 사용하는 인터리버의 인터리브드 주소 발생기는 초기값 레지스터, 누산부 및 제1 선택기를 포함한다. 초기값 레지스터는 입력 데이터의 프레임 길이에 따른 제1 내지 제4 인터리빙(interlaeving) 상수(P0 내지 P3)를 저장하고 제1 인터리빙 상수와 제2 내지 제4 누산기 초기값을 출력한다. 누산부는 제1 인터리빙 상수와 제2 내지 제4 인터리빙 상수를 기초로 계산된 각각의 제2 내지 제4 누산기 초기값을 제공받아 프레임 길이에 따른 제1 내지 제4 인터리브드 어드레스를 각각 출력하는 동일한 형태의 제1 내지 제4 누산기를 포함한다. 제1 선택기는 상기 입력 데이터의 어드레스의 하위 2비트에 따라 상기 제1 내지 제4 인터리브드 어드레스 중 하나를 선택하여 출력한다.

3. 发明公开

KR1020080086020A 데이터 변환 프로세서 및 이를 갖는직교주파수분할다중변조 수신장치 失效
标题翻译：数据转换处理器和具有该数据变换处理器的OFDM接收器
公开(公告)号：KR1020080086020A
公开(公告)日：2008-09-25
申请号：KR1020070027569
申请日：2007-03-21
申请人： (주)카이로넷 , 한국과학기술원
发明人： 김지훈 , 박인철
IPC分类号： H04J11/00
CPC分类号： G06F17/142 , H04L27/265
摘要： A data transforming processor and an OFDM(Orthogonal Frequency Division Multiplexing) receiver having the same are provided to reduce the complexity of a hardware by applying an algorithm wholly or partially in an FFT(Fast Fourier Transform) or IFFT(Inverse FFT) processing. A data transforming processor includes a controller(110), a tweedle factor table(120), a tweedle factor transformer(130), an FFT/IFFT processing unit(140), and a data memory(150). The tweedle factor table stores tweedle factors used in an FFT/IFFT operation. The tweedle factor transformer reads the tweedle factors for the FFT or IFFT stored in the tweedle factor table in response to a control of the controller and an FFT or IFFT selection signal provided from an external. The FFT/IFFT processing unit has a plurality of stages, and performs an FFT or IFFT operation using the tweedle factors provided from the tweedle factor transformer in response to a control of the controller. The data memory stores an operation result of the FFT/IFFT processing unit and outputs the stored calculation result in response to the control of the controller.
摘要翻译：提供了具有该数据变换处理器和具有该数据变换处理器的OFDM（正交频分复用）接收机，以通过全部或部分地以FFT（快速傅立叶变换）或IFFT（逆FFT）处理的方式应用算法来降低硬件的复杂度。数据转换处理器包括控制器（110），双向因子表（120），双向因子变换器（130），FFT / IFFT处理单元（140）和数据存储器（150）。双向因子表存储在FFT / IFFT操作中使用的tweedle因子。双向因子变换器响应于控制器的控制和从外部提供的FFT或IFFT选择信号读取存储在双向因子表中的FFT或IFFT的双向因子。 FFT / IFFT处理单元具有多个级，并且响应于控制器的控制，使用从双向因子变换器提供的双向因子来执行FFT或IFFT操作。数据存储器存储FFT / IFFT处理单元的操作结果，并且响应于控制器的控制输出存储的计算结果。

4. 发明授权

KR100895670B1 슬라이딩 윈도우 방식을 이용한 터보 디코딩 방법, 이를 수행하는 터보 디코더 및 무선 수신 장치 失效
标题翻译：使用滑动窗口方案的涡轮解码方法，执行相同的涡轮解码器和RF接收器
公开(公告)号：KR100895670B1
公开(公告)日：2009-05-08
申请号：KR1020070004326
申请日：2007-01-15
申请人： (주)카이로넷 , 한국과학기술원
发明人： 김지훈 , 박인철
IPC分类号： H03M13/37 , H04L27/34
摘要： 슬라이딩 윈도우 방식을 이용한 터보 디코딩 방법은 (a) 입력받은 프레임 내에 포함된 복수의 비트들과 제1 외부 정보(Extrinsic information)를 기초로 생성된 브랜치 메트릭(Branch Metric)을 포워드 방향(forward direction)으로 계산하여 포워드 메트릭(forward metric)을 생성하는 단계, (b) 상기 브랜치 메트릭을 백워드 방향(backward direction)으로 계산하여 백워드 메트릭(backward metric)을 생성하는 단계, (c) 상기 백워드 메트릭을 인코딩하여 상기 인코딩된 백워드 메트릭을 상기 메모리에 저장하는 단계 및 (d) 상기 브랜치 메트릭, 상기 포워드 메트릭, 이전에 저장된 백워드 메트릭을 기초로 LLR(Log-likelihood Ratio) 및 제2 외부 정보를 계산하는 단계를 포함한다. 따라서 터보 디코딩 방법은 슬라이딩 윈도우 방식에서 메모리 크기를 줄일 수 있다.
터보 디코딩 방법, 터보 디코더, 슬라이딩 윈도우

5. 发明公开

KR1020080069356A 컨벌루셔널 터보 코드에서 사용되는 인터리버의 인터리브드 주소 발생기, 그 방법 및 씨티씨에서 사용되는 인터리버 失效
标题翻译：交织的地址发生器及其方法使用卷积Turbo码
公开(公告)号：KR1020080069356A
公开(公告)日：2008-07-28
申请号：KR1020070006978
申请日：2007-01-23
申请人： (주)카이로넷 , 한국과학기술원
发明人： 김지훈 , 박인철
IPC分类号： H03M13/27 , H03M13/23 , G06F12/02 , G06F12/00
CPC分类号： Y02D10/13 , H03M13/276 , H03M13/23 , H03M13/2771 , H03M13/2782 , H03M13/6502
摘要： An interleaved address generator using a convolutional turbo code, and a method thereof are provided to reduce a chip size and power consumption by implementing a calculation with an adder, a subtracter and a multiplexer without using a divider. An interleaved address generator includes an initial value register(50), an accumulation unit(100), and a first selector(600). The initial value register stores and outputs a first interleaving constant and second to fourth accumulator initial values which are calculated based on first to fourth interleaving constants and the frame length of input data. The first to fourth interleaving constants have a different value based on the frame length of input data. The accumulation unit receives the first interleaving constant and the second to fourth accumulator initial values. The accumulation unit has the first to fourth accumulators of the same shape which output each of the first to fourth interleaved addresses according to the frame length. The first selector selects and outputs one of the first to fourth interleaved addresses according to a lower 2-bit of the input data.
摘要翻译：使用卷积Turbo码的交织地址生成，及其方法提供了通过实施与一个加法器，减法器和不使用分频器的多路复用的计算减小芯片的尺寸和功耗。一个交织的地址生成器包括一个初始值寄存器（50），累积单元（100），和第一选择器（600）。初始值寄存器存储和输出第一交织常数和第二到其基于第一至第四交织常数和输入数据的帧长度来计算第四累加器初始值。第一至第四交织常数具有基于输入数据的帧长为不同的值。累加单元接收第一交错常数和第二至第四累加器初始值。蓄积部具有第一到相同的形状，其根据所述帧长度的每个第一至第四交织地址的输出的第四累加器。第一选择器选择并输出根据该输入数据的低位2比特的第一至第四交织地址中的一个。

6. 发明公开

KR1020080067134A 슬라이딩 윈도우 방식을 이용한 터보 디코딩 방법, 이를 수행하는 터보 디코더 및 무선 수신 장치 失效
标题翻译：涡轮解码方法使用滑动窗口方案和涡轮解码器执行相同
公开(公告)号：KR1020080067134A
公开(公告)日：2008-07-18
申请号：KR1020070004326
申请日：2007-01-15
申请人： (주)카이로넷 , 한국과학기술원
发明人： 김지훈 , 박인철
IPC分类号： H03M13/37 , H04L27/34
CPC分类号： H03M13/2957 , H03M13/3927 , H03M13/3972 , H03M13/6505 , H04L1/0053
摘要： A turbo decoding method using a sliding window scheme and a turbo decoder for performing the same are provided to reduce power consumption by reducing a size of data stored in a memory. A turbo decoder for performing a turbo decoding method using a sliding window scheme includes a branch metric unit(310), a forward metric unit(320), a backward metric unit(330), and an LLR(Logic-Likelihood Ratio) unit(340). The branch metric unit generates a branch metric based on a first extrinsic information and a plurality of bits which are included in a received frame. The forward metric unit calculates the generated branch metric to a forward direction and generates a forward metric. The backward metric unit calculates the generated branch metric to a backward direction and generates the forward metric. The backward metric unit encodes the backward metric and stores the encoded backward metric in the memory. The LLR unit calculates the LLR and second extrinsic information based on the branch metric, the forward metric, the pre-stored backward metric.
摘要翻译：提供了使用滑动窗口方案和用于执行它们的turbo解码器的turbo解码方法，以通过减小存储在存储器中的数据的大小来降低功耗。用于使用滑动窗口方案来执行turbo解码方法的turbo解码器包括分支度量单元（310），前向度量单元（320），后向度量单元（330）和LLR（逻辑似然比）单元 340）。分支度量单元基于包含在接收帧中的第一外部信息和多个比特生成分支量度。前向度量单位计算生成的向前方向的分支度量，并生成正向度量。后向度量单位计算所生成的分支度量为反向方向并生成正向度量。反向度量单位编码后向度量，并将编码的反向度量存储在存储器中。 LLR单元基于分支度量，前向度量，预存储的反向度量来计算LLR和第二外在信息。

7. 发明公开

KR1020150099953A 태그 매칭 장치 및 이를 포함하는 태그 매칭 시스템 有权
标题翻译：标签匹配设备和标签匹配系统，包括它们
公开(公告)号：KR1020150099953A
公开(公告)日：2015-09-02
申请号：KR1020140021143
申请日：2014-02-24
申请人： 한국과학기술원
发明人： 박인철 , 공병용 , 조지혁 , 차소영 , 정혜원 , 황미나 , 김봉진
IPC分类号： G06F11/10 , G06F12/08
CPC分类号： G06F11/10 , G06F12/08
摘要： 태그 매칭 장치는 데이터 비교부 및 패리티 비교부를 포함한다. 데이터 비교부는 태그 데이터 및 수신 코드 워드에 포함되는 수신 데이터에 기초하여 태그 데이터와 수신 데이터의 일치 여부를 결정하는 비교 데이터 결과를 출력한다. 패리티 비교부는 태그 데이터를 인코딩하여 태그 패리티 데이터를 생성하고, 태그 패리티 데이터 및 수신 코드 워드에 포함되는 수신 패리티 데이터에 기초하여 태그 패리티 데이터와 수신 패리티 데이터의 일치 여부를 결정하는 비교 패리티 결과를 출력한다. 본 발명의 실시예들에 따른 태그 매칭 장치를 사용하는 경우, 태그 패리티 데이터를 생성하는 동작과 태그 데이터와 수신 데이터를 비교하는 동작을 동시에 병렬적으로 수행하기 때문에 태그 매칭 연산을 수행하는 시간이 감소할 수 있다.
摘要翻译：标签匹配装置包括数据比较单元和奇偶校验比较单元。数据比较单元输出基于标签数据和包含在接收到的代码字中的接收数据来确定标签数据和接收数据是否匹配的比较数据结果。奇偶校验比较单元通过对标签数据进行编码来生成标签奇偶校验数据，并且输出比较奇偶校验结果，其基于标签奇偶校验数据和包括在接收到的代码字中的接收奇偶校验数据，确定标签奇偶校验数据和接收的奇偶校验数据是否匹配当使用根据本发明的实施例的标签匹配装置时，并行地同时执行产生标签奇偶校验数据的动作和比较标签数据和接收数据的动作，从而减少执行标签匹配操作的时间。

8. 发明公开

KR1020150095380A 명령어 캐시의 구동 방법, 이를 이용하는 명령어 캐시 및 이를 포함하는 데이터 처리 장치 有权
标题翻译：操作指令高速缓存的方法，使用该缓存的指令高速缓存和包括其中的数据处理设备
公开(公告)号：KR1020150095380A
公开(公告)日：2015-08-21
申请号：KR1020140016621
申请日：2014-02-13
申请人： 한국과학기술원
发明人： 박인철 , 김봉진 , 공병용
IPC分类号： G06F9/06 , G06F9/38 , G06F12/08
CPC分类号： G06F9/06
摘要： 복수의 라인들을 포함하며 라인 단위로 명령어들을 출력하는 명령어 캐시의 구동 방법에서는, 복수의 라인들 중에서 제1 라인에 저장된 제1 명령어 그룹을 출력한다. 제1 명령어 그룹이 분기 명령어를 포함하는 경우에, 분기 명령어에 상응하는 목표 명령어(가 저장된 제2 라인의 일부 및 제2 라인과 인접하는 제3 라인의 일부에 저장된 제2 명령어 그룹을 출력한다. 제1 명령어 그룹은 연속적인 제1 명령어들을 포함하고, 제2 명령어 그룹은 목표 명령어부터 시작하는 연속적인 제2 명령어들을 포함하며, 제2 명령어 그룹의 크기는 복수의 라인들 중에서 하나의 라인의 크기에 상응한다.
摘要翻译：一种用于驱动包括多行并且以行单位输出命令的命令高速缓存的方法，包括以下步骤：输出存储在行中的第一行的第一命令组; 以及当所述第一命令组包括所述分支命令时，输出存储在与第二行相邻的第三行的一部分中的第二命令组和存储与分支命令相对应的目标命令的目标命令或第二行的一部分。第一个命令组包括连续的第一个命令。第二个命令组包括从目标命令开始的连续的第二个命令。第二个命令组的大小对应于其中一行的大小。

9. 发明授权

KR101512361B1 연접 비씨에이치 디코더 및 연접 비씨에이치 디코딩 방법 有权
标题翻译：已解决的BCH解码器和已编译的BCH解码方法
公开(公告)号：KR101512361B1
公开(公告)日：2015-04-15
申请号：KR1020130123428
申请日：2013-10-16
申请人： 한국과학기술원
发明人： 박인철 , 이영주 , 유호영 , 정재환 , 조지혁
IPC分类号： H03M13/15
CPC分类号： H03M13/1545 , H03M13/6502 , H03M13/6561 , H04L1/0053
摘要： 연접비씨에이치디코더가개시된다. 연접비씨에이치디코더는신드롬갱신부, 키방정식풀이부, 에러위치검색부및 에러정정부를포함한다. 신드롬갱신부는에러워드및 페이지메모리로부터전달받은연접비씨에이치코드워드에기초하여병렬적으로복수의 2차원신드롬들을갱신한다. 키방정식풀이부는갱신된 2차원신드롬들에기초하여에러위치다항식을생성한다. 에러위치검색부는에러위치다항식에기초하여에러워드를생성한다. 에러정정부는에러워드에기초하여페이지메모리상의연접비씨에이치코드워드를정정한다.
摘要翻译：公开了一种级联的BCH解码器。级联BCH解码器包括综合征更新单元，密钥方程求解单元，错误位置搜索单元和纠错单元。综合征更新单元基于从错误字和页面存储器传送的级联的BCH码字并行地更新多个二维综合征。关键方程求解单元基于更新的二维综合征产生误差位置多项式。错误位置搜索单元基于错误位置多项式创建错误字。错误校正单元基于错误字校正页面存储器上的级联的BCH码字。

10. 发明公开

KR1020140075188A 연접 비씨에이치 인코딩 회로, 이를 포함하는 스토리지 디바이스 및 스토리지 시스템 有权
标题翻译：定制的BCH编码电路，存储设备和包括其的存储系统
公开(公告)号：KR1020140075188A
公开(公告)日：2014-06-19
申请号：KR1020120143289
申请日：2012-12-11
申请人： 한국과학기술원
发明人： 박인철 , 이영주 , 유호영 , 정재환 , 조지혁
IPC分类号： G11C29/42 , H03M13/00
摘要： A concatenated BCH encoding circuit includes a row encoder, a column encoder, and a parity FIFO buffer. The lower encoder performs first encoding in a row direction with respect to a plurality of data blocks forming one page and generates firs parities in parallel. The column encoder performs second encoding for each data block during the first encoding for the data blocks and generates partial parities in a column direction. The parity FIFO buffer stores the partial parities. The column encoder performs the second encoding in the column direction with respect to the data blocks by one read-out for the data blocks using the partial parities stored in the parity FIFO buffer and generates second parities.
摘要翻译：级联的BCH编码电路包括行编码器，列编码器和奇偶校验FIFO缓冲器。下编码器相对于形成一页的多个数据块在行方向上执行第一编码，并且并行地生成最小奇偶校验。列编码器在数据块的第一编码期间对每个数据块执行第二编码，并在列方向上生成部分奇偶校验。奇偶校验FIFO缓冲器存储部分奇偶校验。列编码器使用存储在奇偶校验FIFO缓冲器中的部分奇偶校验，对于数据块对数据块执行对列数据方向的第二编码，并产生第二奇偶校验。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式