专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100528380B1 클록신호디스큐시스템 失效
公开(公告)号：KR100528380B1
公开(公告)日：2006-02-09
申请号：KR1019980705104
申请日：1996-12-10
申请人： 크레던스 시스템스 코포레이션
发明人： 베델다니엘제이. , 밀러찰스에이.
IPC分类号： H04L7/00
摘要： 동기된 클록신호를 공간적으로 분배된 회로(15)에 분배하는 시스템(10)은 제1(14) 및 제2(24) 사이트 사이에 한 쌍의 전송라인(16,18)을 포함한다. 디스큐회로는 제1 및 제2 사이트 사이의 신호전송라인을 분기한다. 각 디스큐회로의 제1 지연회로(DELAY)는 제1 라인상에서 출발 클록신호를 검출하고, 조절가능한 지연만큼 출발 클록신호를 지연시키는 로컬클록신호(CLKL)를 발생한다. 각 디스큐회로내의 유사한 제2 지연은 유사한 지연만큼 로컬클록신호를 지연하여 로컬기준신호를 발생한다. 각 디스큐회로내의 위상동기제어기(30)는 로컬기준신호가 제2 라인상에서 복귀 클록신호에 위상동기되도록 지연회로의 지연을 조절한다. 모든 디스큐회로의 기준신호가 복귀 클록신호에 위상동기될 때, 그것들의 로컬클록신호는 유사한 위상을 갖는다.

2. 发明授权

KR100514335B1 다중 주기 발생기를 구비하는 집적 회로 테스터 失效
标题翻译：具有多个周期发生器的集成电路测试仪
公开(公告)号：KR100514335B1
公开(公告)日：2005-09-13
申请号：KR1020007001724
申请日：1998-08-20
申请人： 크레던스 시스템스 코포레이션
发明人： 알킨브라이언제이.
IPC分类号： G01R31/28
CPC分类号： G01R31/31922
摘要： 집적 회로 테스터는 패턴 발생기(22), 메인 및 보조 주기 발생기(20(1), 20(2)), 및 테스터 채널의 집합(CH(1)...CH(N))을 포함하고, 하나의 채널은 집적 회로 DUT의 각 단자에 대응된다. 테스트는 일련의 메인 테스트 사이클로 편성되고, 각 사이클은 둘 이상의 보조 테스트 사이클로 분리된다. 메인 주기 발생기(20(1))는 메인 테스트 사이클 각각의 시작을 나타내고, 보조 주기 발생기(20(2))는 보조 테스트 사이클 각각의 시작을 나타낸다. 각 테스터 채널은 메인 주기 발생기 또는 보조 주기 발생기 중 어느 하나에 대응되도록 프로그램된다. 각각의 메인 테스트 사이클 시작시, 패턴 발생기는 DUT 단자에서 실행될 테스트 활동을 나타내는 데이터를 각 테스터 채널에게 공급하고, 그 활동이 실행될 테스트 사이클의 시작에 관련되는 시간을 나타낸다. 메인 주기 발생기에 대응되도록 프로그램되는 각 테스터 채널은 메인 테스트 사이클 중에 표시된 시간에서 한번 표시된 테스트 활동을 실행한다. 보조 주기 발생기에 대응되도록 프로그램된 각 테스터 채널은 메인 테스트 사이클에 의해 연장된 각각 연속적인 보조 테스트 사이클 중에 표시된 시간에서 표시된 테스트 활동을 반복한다.

3. 发明授权

KR100514334B1 논리 회로의 열 드리프트 보상 방법 및 장치 失效
标题翻译：用于补偿逻辑电路中热干扰的方法和装置
公开(公告)号：KR100514334B1
公开(公告)日：2005-09-13
申请号：KR1020007000341
申请日：1998-06-26
申请人： 크레던스 시스템스 코포레이션
发明人： 밴더슈트헨스크리스토퍼 , 와슨티모시엠.
IPC分类号： H03H11/26
CPC分类号： H03L7/0805 , H03K5/13 , H03K5/131 , H03L7/0997 , H03L7/181
摘要： 입력 CLOCK 신호에 응답하여 온도 의존 지연 후에 논리 회로(12)에 의해 생성된 출력 신호(OUT1)의 열 드리프트를 보상하는 본 발명의 시스템은 가변 지연 회로(14), 발진기(26) 및 디지털 위상 고정 제어기(28)를 포함한다. 상기 지연 회로(14)는 OUT1을 입력 CONTROL 데이터에 의해 제어되는 가변 지연만큼 지연시켜 보상된 출력 신호(OUT2)를 생성한다. 발진기(26)는 논리 회로(12)의 온도 의존 지연 및 가변 지연 회로(14)의 지연의 합에 실질적으로 비례하는 입력 CONTROL 데이터에 의해 또한 제어되는 주기를 가지는 출력 신호(OSC_OUT)를 생성한다. 디지털 위상 고정 제어기(28)는 OSC_OUT 신호의 주기를 계속 모니터링하고 상기 CONTROL 데이터를 조정하여 OSC_OUT 신호의 주기를 실질적으로 일정하게 유지한다. 이것은 CLOCK 신호와 OUT2 사이의 지연이 논리 회로(12) 지연의 온도 의존 변동에 관계없이 일정하도록 유지되는 것을 보장한다.

4. 发明公开

KR1020010112274A 테스트 헤드용 냉각 시스템 无效
标题翻译：测试头冷却系统
公开(公告)号：KR1020010112274A
公开(公告)日：2001-12-20
申请号：KR1020017010583
申请日：2000-03-08
申请人： 크레던스 시스템스 코포레이션
发明人： 베이커데이빗에이. , 웨이웬 , 핸슨헨리
IPC分类号： H05K7/20
CPC分类号： G06F1/20
摘要： 본발명에따른반도체집적회로의테스트헤드(10)는공기유입구(24) 및공기배기구(48)를가지며, 핀카드공간과공기체임버를한정하는하우징(24)을포함한다. 복수의핀 카드(28)가핀 카드공간에위치된다. 배플구조가경계면에의하여핀 카드공간으로부터분리된공기체임버를공기유입구(42)와내부공동(36) 사이를연통시키는공기공급덕트(50) 및경계면에의하여핀 카드공간과공기배기구(46) 사이를연통시키는외측플리넘으로분할시킨다. 팬이내부공동(36)에장착되어핀 카드사이의공간에의하여내부공동으로부터플리넘으로공기흐름을유도한다.
摘要翻译：用于半导体集成电路测试器的测试头包括具有空气入口和空气出口开口并限制销卡空间和空气室的壳体。多个针卡位于针卡空间中，并从位于针卡空间内的内腔辐射。挡板结构将通过边界表面与销卡空间隔开的空气室分隔成空气供应管道，空气供应管道提供进气口和内部空腔之间的连通，以及出口压力室，其在销卡空间之间提供连通和出风口通过边界面。风扇安装在内腔中，用于通过销卡之间的空间引起空气从内腔流入集气室。

5. 发明公开

KR1020010082380A 집적회로 시험기용 알고리드믹 패턴 발생기 无效
标题翻译：集成电路测试仪生成算法的算法
公开(公告)号：KR1020010082380A
公开(公告)日：2001-08-29
申请号：KR1020017007760
申请日：2000-01-03
申请人： 크레던스 시스템스 코포레이션
发明人： 그루오디스알저다스요셉 , 쿠글린필립데오도르 , 라스크바디존
IPC分类号： G01R31/28
摘要： 집적회로(integrated circuit)(IC) 시험기(10)는 IC 시험을 시험 사이클들의 연속으로 구성하고, 각 시험 사이클은 4개의 세그먼트로 세분된다. 이 시험기(10)는 각 시험 사이클의 세그먼트 동안에 각각의 IC 핀에서 시험 액티비티를 수행하는 개별 시험 채널(CH1-CHJ)을 포함한다. 이 시험기(10)는 또한 각각의 채널(CH1-CHJ)에 대해 개별 패턴 발생기(PG1-PGJ)를 포함한다. 각 패턴 발생기(PG1-PGJ)는 각 시험 사이클의 시작에서 4개의 벡터를 동시에 발생시킨다.
각 패턴 발생기(PG1-PGJ)는 각각의 주소에서 많은 블록의 벡터를 기억하는 저속 벡터 메모리와, 낮은 주파수로 벡터 메모리에서 판독한 벡터 블록들을 캐시에 기억하고(cashing), 그러고 나서 그보다 높은 시험 사이클 주파수로 16개의 집합으로 벡터들을 판독하는 캐시 메모리 시스템을 포함한다. 벡터 정렬 회로(30)는 캐시 메모리(28) 출력 벡터들 중에서 시험 사이클 동안에 채널에 제공하기 위한 4개의 벡터를 선택한다.

6. 发明公开

KR1020010075512A 디스크 기반 데이터 스트리밍을 구비한 집적 회로 시험기 失效
标题翻译：具有基于磁盘的数据流的集成电路测试仪
公开(公告)号：KR1020010075512A
公开(公告)日：2001-08-09
申请号：KR1020017004134
申请日：1999-10-25
申请人： 크레던스 시스템스 코포레이션
发明人： 왓슨힐
IPC分类号： G01R31/28
摘要： 집적 회로 시험기(10)는 시험기 채널 각각이 IC 소자(14)의 개별 단자에서 시험 동작을 수행하는 시험기 채널 세트(CH(1) 내지 CH(N))와 시험 동안 시험기 채널(CH(1) 내지 CH(N))에 대한 스캔 또는 프로그래밍 데이터를 판독하는 분리 가능한 디스크를 갖는 디스크 드라이브를 포함한다. 각 시험기 채널은 명령 세트를 저장하는 명령 메모리(30)를 포함하고, 시험 동안 명령 메모리에 저장된 명령을 실행한다. 명령의 일부는 다음 시험 사이클 동안 DUT 단자에서 시험기 채널이 수행해야 할 특정 시험 동작을 직접 지시하는 벡터 데이터를 포함한다. 명령의 나머지는 디스크 드라이브(20)에서 판독할 때 일련의 데이터 비트 중 특정 N비트를 수신하여 일련의 N 데이터 비트 중 하나에 대응하는 상태가 나타내는 각각의 다음 N 시험 사이클 동안 동작을 수행하라고 시험기 채널에 지시한다.

7. 发明公开

KR1020010043818A 알고리즘 패턴 생성기 无效
标题翻译：算法模式生成器
公开(公告)号：KR1020010043818A
公开(公告)日：2001-05-25
申请号：KR1020007013256
申请日：1999-07-21
申请人： 크레던스 시스템스 코포레이션
发明人： 쿠글린필립써도르 , 그루오디스알지어다스죠셉
IPC分类号： G01R31/28
摘要： 각 클럭 사이클동안, 생성기(10)는 출력 데이터를 산출하고, 메모리(38)는 명령을 판독하고, 제어기(34)는 메모리의 주소를 증가시키지만 처리기(16)로부터 호출, 복귀, 반복 또는 분기 명령을 받은 후 다른 주소 N+1번의 클럭 사이클로 점프할 수 있고, 처리기는 메모리로부터 명령을 실행하고 출력 데이터로서 실행 명령의 데이터 필드를 제공한다. 명령의 다른 필드는 명령 처리기가 메모리 제어기에 보내는 명령을 참조한다. 제어기는 명령에 응답하기 위하여 N+1번의 클럭 사이클을 요구하기 때문에, 실제로 주소 점프를 실행하기 전에 명령을 수신한 후 N번의 클럭 사이클에 대한 메모리 주소를 계속하여 증가시킨다. 점프 명령 전송 후에 N번의 클럭 사이클 동안 메모리로부터 판독한 N개의 명령 대신에, 처리기는 버퍼에 이미 로딩된 적절한 한 세트의 N개의 명령을 실행한다. 다음 클럭 펄스 동안, 제어기(34)가 주소를 점프시킬 시간을 가지는 경우, 처리기(16)는 메모리(38)로부터의 명령 실행을 다시 시작한다.

8. 发明公开

KR1020010033670A 집적 회로 테스터용 테스트 헤드 구조 失效
标题翻译：集成电路测试仪的测试头结构
公开(公告)号：KR1020010033670A
公开(公告)日：2001-04-25
申请号：KR1020007007191
申请日：1999-01-26
申请人： 크레던스 시스템스 코포레이션
发明人： 한너스존시. , 밀러찰스에이.
IPC分类号： G01R1/067 , G01R31/26 , H01L21/66
CPC分类号： G01R31/31905 , G01R31/2851 , G01R31/2886 , G01R31/2889 , G01R31/2891
摘要： 집적회로테스터용테스트헤드(24)는웨지형태의노드카드(40) 세트를포함하는데, 여기서각각의노드카드는테스트중인집적회로소자(DUT)의각 단자에대응한다. 각각의노드카드는테스트신호를생성하고이를 DUT에전송하며 DUT에의해생성된응답신호를수신하고처리하는것을포함하는하나의 DUT 단자에대한모든테스트활동을수행하기위한회로를지지한다. 테스트및 응답신호는노드카드협단에서 I/O 단자(50)를통과한다. 반구체내부및 외부쉘(62, 64)을가지는카드프레임은노드카드가대체적으로내부쉘 내의개구를통과하여돌출하는각 카드의 I/O 단자사이에위치하도록지지한다. 카드프레임의내부쉘 내에중첩되는대체적으로반구형태의표면을가지는중심분배기(80)는노드카드 I/O 단자와접촉하는제1 단자세트(84)를지지한다. 중심분배기내의도체(90) 세트는분배기평면표면상에서각각의제1 단자와이에대응하는제2 단자(88)를상호접속한다. 적재보드어셈블리(104)는 DUT를지지하며, 커넥터어셈블리(100)는중심분배기의제2 단자각각을 DUT 단자의액세스를제공하는적재보드상의콘택과링크한다. 카드프레임의내부쉘과중심분배기사이의공간으로부터공기를배출하는펌프(32)는냉각공기를노드카드양단으로유도한다.

9. 发明公开

KR1020010024360A 집적회로 테스터용 포맷 민감성 타이밍 교정 无效
标题翻译：集成电路测试仪的灵敏时序校准
公开(公告)号：KR1020010024360A
公开(公告)日：2001-03-26
申请号：KR1020007003460
申请日：1998-09-28
申请人： 크레던스 시스템스 코포레이션
发明人： 알킨브라이언제이.
IPC分类号： G01R31/28
摘要： 집적회로 테스터의 각각의 채널은 상기 테스터 채널에 의해 수행되어지는 다양한 형태의 테스트 이벤트를 트리거하는 출력 타이밍 신호를 생성하는 적어도 하나의 타이밍 신호 발생기를 포함한다. 하나의 테스트의 각각의 사이클의 시작에서 각각의 타이밍 신호 발생기는 하나의 테스트 이벤트가 일어나야 하는 시간을 참조하는 입력 타이밍 데이터를 수신하고 또한 상기 테스트 이벤트의 포맷을 표시하는 입력 포맷 데이터를 수신한다. 각각의 타이밍 신호 발생기는 상기 입력 포맷 데이터에 의해 선택된 리드 타임으로 타이밍 데이터에 의해 참조된 상기 이벤트 시간 전에 출력 타이밍 신호를 발생한다. 각각의 타이밍 신호 발생기는 상기 이벤트가 트리거되도록 상기 포맷 데이터가 항상 적절한 리드 타임(lead time)을 선택하도록 독립적으로 교정되어 각각의 이벤트의 형태는 트리거되는 이벤트의 성격과 상관 없이 입력 타이밍 데이터에 의해 표시되는 시간에서 일어난다.

10. 发明公开

KR1020010022483A 프로그램 가능한 지연 라인용 펄스 스터핑 회로 失效
标题翻译：用于可编程延迟线的脉冲填充电路
公开(公告)号：KR1020010022483A
公开(公告)日：2001-03-15
申请号：KR1020007001068
申请日：1998-07-21
申请人： 크레던스 시스템스 코포레이션
发明人： 아킨브라이언제이.
IPC分类号： H03K5/156
CPC分类号： H03K5/156 , H03K5/135
摘要： 직렬연결된논리게이트의셋트에의해형성된지연라인(14)이입력펄스(IN1)의시퀀스에대한지연된응답으로출력펄스(OUT1)의시퀀스를생성한다. 지연라인에의해제공된지연이가변하는전력사용으로인하여게이트에서의온도변화때문에입력펄스시퀀스의주파수와함께변한다. 그러므로, 펄스스터핑회로(10)는지연라인에공급되는입력펄스의시퀀스를모니터링하고, 연속되는입력펄스사이의주기가타겟최대기간을초과할때 하나또는그 이상의스터프펄스(STUFF)를생성하기위하여제공된다. 각각의스터프펄스는입력신호펄스들사이의주기를감소시키기위하여지연회로에부가적인입력펄스로서보내진다. 비록지연회로가스터프펄스에응답하여출력펄스시퀀스에추가펄스를제공하지만, 펄스스터핑회로는출력펄스시퀀스로부터상기추가펄스를제거하기위하여게이팅회로(18)를포함한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式