专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020010031465A 집적회로 테스터용 병렬 처리 패턴 발생 시스템 无效
标题翻译：集成电路测试仪的并行处理模式生成系统
公开(公告)号：KR1020010031465A
公开(公告)日：2001-04-16
申请号：KR1020007004499
申请日：1998-10-26
申请人： 크레던스 시스템스 코포레이션
发明人： 알킨브라이언제이. , 질렛게리시. , 스코트데이비드
IPC分类号： G06K5/00
CPC分类号： G01R31/31813 , G01R31/31921
摘要： 본발명에따른집적회로테스터용병렬처리패턴발생시스템은 2개의패턴메모리(PM2, PM3), 하나의메인패턴발생기(PG1), 및 2개의보조패턴발생기(PG2, PG3)를포함한다. 패턴메모리각각은테스트전에호스트컴퓨터로부터데이터패턴을수신및 저장할수 있다. 3개의패턴발생기모두는개별적으로저장된알고리듬프로그램을실행함으로써다양한방법으로데이터패턴순서를출력할수 있다. 2개의보조패턴발생기각각에의해발생되는패턴순서는 2개의패턴메모리를개별적으로어드레스지정함으로써 2개의패턴메모리중 하나또는둘 모두가테스트동안패턴데이터를판독할수 있다. 메인패턴발생기는메인패턴발생기자신에의해발생되는패턴데이터의일부및 2개의패턴메모리로부터판독되는패턴데이터를입력으로수신하는라우팅회로(routing circuit; 30)를포함한다. 메인패턴발생기에의해출력되는패턴데이터의나머지부분에의해제어되는라우팅회로는테스터활동을제어하기위해출력패턴데이터를제공하도록비트단위, 사이클단위를기초로하여자신의입력중에서선택한다.

2. 发明授权

KR100514335B1 다중 주기 발생기를 구비하는 집적 회로 테스터 失效
标题翻译：具有多个周期发生器的集成电路测试仪
公开(公告)号：KR100514335B1
公开(公告)日：2005-09-13
申请号：KR1020007001724
申请日：1998-08-20
申请人： 크레던스 시스템스 코포레이션
发明人： 알킨브라이언제이.
IPC分类号： G01R31/28
CPC分类号： G01R31/31922
摘要： 집적 회로 테스터는 패턴 발생기(22), 메인 및 보조 주기 발생기(20(1), 20(2)), 및 테스터 채널의 집합(CH(1)...CH(N))을 포함하고, 하나의 채널은 집적 회로 DUT의 각 단자에 대응된다. 테스트는 일련의 메인 테스트 사이클로 편성되고, 각 사이클은 둘 이상의 보조 테스트 사이클로 분리된다. 메인 주기 발생기(20(1))는 메인 테스트 사이클 각각의 시작을 나타내고, 보조 주기 발생기(20(2))는 보조 테스트 사이클 각각의 시작을 나타낸다. 각 테스터 채널은 메인 주기 발생기 또는 보조 주기 발생기 중 어느 하나에 대응되도록 프로그램된다. 각각의 메인 테스트 사이클 시작시, 패턴 발생기는 DUT 단자에서 실행될 테스트 활동을 나타내는 데이터를 각 테스터 채널에게 공급하고, 그 활동이 실행될 테스트 사이클의 시작에 관련되는 시간을 나타낸다. 메인 주기 발생기에 대응되도록 프로그램되는 각 테스터 채널은 메인 테스트 사이클 중에 표시된 시간에서 한번 표시된 테스트 활동을 실행한다. 보조 주기 발생기에 대응되도록 프로그램된 각 테스터 채널은 메인 테스트 사이클에 의해 연장된 각각 연속적인 보조 테스트 사이클 중에 표시된 시간에서 표시된 테스트 활동을 반복한다.

3. 发明公开

KR1020010024360A 집적회로 테스터용 포맷 민감성 타이밍 교정 无效
标题翻译：集成电路测试仪的灵敏时序校准
公开(公告)号：KR1020010024360A
公开(公告)日：2001-03-26
申请号：KR1020007003460
申请日：1998-09-28
申请人： 크레던스 시스템스 코포레이션
发明人： 알킨브라이언제이.
IPC分类号： G01R31/28
摘要： 집적회로 테스터의 각각의 채널은 상기 테스터 채널에 의해 수행되어지는 다양한 형태의 테스트 이벤트를 트리거하는 출력 타이밍 신호를 생성하는 적어도 하나의 타이밍 신호 발생기를 포함한다. 하나의 테스트의 각각의 사이클의 시작에서 각각의 타이밍 신호 발생기는 하나의 테스트 이벤트가 일어나야 하는 시간을 참조하는 입력 타이밍 데이터를 수신하고 또한 상기 테스트 이벤트의 포맷을 표시하는 입력 포맷 데이터를 수신한다. 각각의 타이밍 신호 발생기는 상기 입력 포맷 데이터에 의해 선택된 리드 타임으로 타이밍 데이터에 의해 참조된 상기 이벤트 시간 전에 출력 타이밍 신호를 발생한다. 각각의 타이밍 신호 발생기는 상기 이벤트가 트리거되도록 상기 포맷 데이터가 항상 적절한 리드 타임(lead time)을 선택하도록 독립적으로 교정되어 각각의 이벤트의 형태는 트리거되는 이벤트의 성격과 상관 없이 입력 타이밍 데이터에 의해 표시되는 시간에서 일어난다.

4. 发明公开

KR1020010023514A 집적회로 테스터용 프로그램 가능한 포맷 회로 失效
标题翻译：用于集成电路测试仪的可编程格式电路
公开(公告)号：KR1020010023514A
公开(公告)日：2001-03-26
申请号：KR1020007002160
申请日：1998-08-20
申请人： 크레던스 시스템스 코포레이션
发明人： 알킨브라이언제이.
IPC分类号： G01R31/28
CPC分类号： G01R31/31919 , G01R31/31928 , G11C29/38 , G11C29/56
摘要： 다중채널집적회로테스터용포맷터회로(16)가구동제어회로(72), 비교회로(74) 및랜덤액세스메모리(RAM)(70)를포함한다. 상기 RAM은입력포맷선택데이터의각각의값을구동제어및 비교회로로제공되는대응하는포맷제어데이터로변환한다. 상기구동제어회로(72)는, 상기테스터채널이테스트중인장치(DUT)의단자로공급하는테스트신호의상태를결정하는한 셋트의구동제어신호를생성한다. 비교회로는상기단자에서의 DUT 출력신호가기대논리상태에있는지를결정한다. 상기구동제어신호의기대상태또는 DUT 출력신호의기대상태를참조하는다양한대체데이터소오스가운데선택하기위하여상기구동및 비교회로는 RAM의포맷제어데이터출력에의해제어되는멀티플렉서(84,86)를도입한다. 포맷터구성은입력참조데이터를탄력성있게사용하도록함으로써, 광범위의선택가능한구동및 비교포맷을제공한다.

5. 发明授权

KR100599918B1 집적회로 테스터용 프로그램 가능한 포맷 회로 失效
标题翻译：集成电路测试仪的可编程格式电路
公开(公告)号：KR100599918B1
公开(公告)日：2006-07-12
申请号：KR1020007002160
申请日：1998-08-20
申请人： 크레던스 시스템스 코포레이션
发明人： 알킨브라이언제이.
IPC分类号： G01R31/28
CPC分类号： G01R31/31919 , G01R31/31928 , G11C29/38 , G11C29/56
摘要： 다중 채널 집적 회로 테스터용 포맷 회로(16)가 구동 제어 회로(72), 비교 회로(74) 및 랜덤 액세스 메모리(RAM)(70)를 포함한다. 상기 RAM은 입력 포맷 선택 데이터의 각각의 값을 구동 제어 및 비교 회로로 제공되는 대응하는 포맷 제어 데이터로 변환한다. 상기 구동 제어 회로(72)는, 상기 테스터 채널이 테스트 중인 장치(DUT)의 단자로 공급하는 테스트 신호의 상태를 결정하는 한 세트의 구동 제어 신호를 생성한다. 비교 회로는 상기 단자에서의 DUT 출력 신호가 기대 논리 상태에 있는지를 결정한다. 상기 구동 제어 신호의 기대 상태 또는 DUT 출력 신호의 기대 상태를 참조하는 다양한 대체 데이터 소오스 가운데 선택하기 위하여 상기 구동 및 비교 회로는 RAM의 포맷 제어 데이터 출력에 의해 제어되는 멀티플렉서(84,86)를 도입한다. 포맷 회로 구성은 입력 참조 데이터를 탄력성있게 사용하도록 함으로써, 광범위의 선택가능한 구동 및 비교 포맷을 제공한다.
멀티플렉서, 구동 제어 회로, 포맷 회로 액세스 메모리, 입력 참조 데이터, 채널

6. 发明公开

KR1020010023102A 다중 주기 발생기를 구비하는 집적 회로 테스터 失效
标题翻译：带多周期发生器的集成电路测试仪
公开(公告)号：KR1020010023102A
公开(公告)日：2001-03-26
申请号：KR1020007001724
申请日：1998-08-20
申请人： 크레던스 시스템스 코포레이션
发明人： 알킨브라이언제이.
IPC分类号： G01R31/28
CPC分类号： G01R31/31922
摘要： 집적회로테스터는패턴발생기(22), 메인및 보조주기발생기(20(1), 20(2)), 및테스터채널의집합(CH(1)...CH(N))을포함하고, 하나의채널은집적회로 DUT의각 단자에대응된다. 테스트는일련의메인테스트사이클로편성되고, 각사이클은둘 이상의보조테스트사이클로분리된다. 메인주기발생기(20(1))는메인테스트사이클각각의시작을나타내고, 보조주기발생기(20(2))는보조테스트사이클각각의시작을나타낸다. 각테스터채널은메인주기발생기또는보조주기발생기중 어느하나에대응되도록프로그램된다. 각각의메인테스트사이클시작시, 패턴발생기는 DUT 단자에서실행될테스트활동을나타내는데이터를각 테스터채널에게공급하고, 그활동이실행될테스트사이클의시작에관련되는시간을나타낸다. 메인주기발생기에대응되도록프로그램되는각 테스터채널은메인테스트사이클중에표시된시간에서한번표시된테스트활동을실행한다. 보조주기발생기에대응되도록프로그램된각 테스터채널은메인테스트사이클에의해연장된각각연속적인보조테스트사이클중에표시된시간에서표시된테스트활동을반복한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式