专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明公开

KR1020070010297A 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈 失效
标题翻译：用于适用于两条线束和浮动芯片的智能卡模块的基板，以及包括它们的智能卡模块
公开(公告)号：KR1020070010297A
公开(公告)日：2007-01-24
申请号：KR1020050064770
申请日：2005-07-18
申请人： 삼성전자주식회사
发明人： 이석원 , 최경세 , 김동한 , 노영훈
IPC分类号： G06K19/077 , G06K19/07
CPC分类号： H01L23/49855 , H01L21/563 , H01L23/3121 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/85 , H01L24/90 , H01L2221/68377 , H01L2224/0401 , H01L2224/05599 , H01L2224/16225 , H01L2224/26175 , H01L2224/32057 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/484 , H01L2224/73204 , H01L2224/73265 , H01L2224/8121 , H01L2224/81815 , H01L2224/83102 , H01L2224/83192 , H01L2224/83385 , H01L2224/85399 , H01L2224/90 , H01L2224/92125 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/07802 , H01L2924/14 , H01L2924/15151 , H01L2924/181 , H05K3/244 , H05K3/4084 , H05K2201/0394 , H05K2201/09472 , H05K2201/09509 , H05K2203/049 , H05K2203/1189 , H05K2203/1461 , H01L2224/45099 , H01L2924/00012 , H01L2924/00
摘要： A smart card module substrate applicable to wire bonding and flip chip bonding, and a smart card module including the same are provided to reduce a manufacturing cost, and apply the wire/flip chip bonding by punching no micro via hole while including a both-side metal pattern. An insulation layer(100) has multiple via holes(106) around a central part. An upper metal pattern(102A) is adhered to an upper part of the insulation layer and the via hole. A lower metal pattern(108A) electrically connects with the upper meal pattern of the side wall of the via hole by being attached to a lower part of the insulation layer. The first plated layer(116) covers the upper part of the upper metal pattern and the lower metal pattern supporting a bottom side of the via hole. The second plated layer(118) covers the lower part of the lower metal pattern. A connection hole covers the side wall with the upper metal pattern and the first plated layer, and supports the bottom side of the via hole with the lower metal pattern and the first plated layer.
摘要翻译：提供了适用于引线接合和倒装芯片接合的智能卡模块基板，以及包括该智能卡模块的智能卡模块基板，以减少制造成本，并且通过在不包括微通孔的同时进行引线/倒装芯片接合金属图案。绝缘层（100）围绕中心部分具有多个通孔（106）。上部金属图案（102A）粘合到绝缘层和通孔的上部。下部金属图案（108A）通过安装在绝缘层的下部与通路孔的侧壁的上部餐格图形电连接。第一镀层（116）覆盖上金属图案的上部和支撑通孔底面的下金属图案。第二镀层（118）覆盖下金属图案的下部。连接孔用上金属图案和第一镀层覆盖侧壁，并且通过下金属图案和第一镀层支撑通孔的底侧。

82. 发明授权

KR100665184B1 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치 失效
标题翻译：半导体芯片，载带封装TCP安装在芯片和液晶显示设备上，包括TCP
公开(公告)号：KR100665184B1
公开(公告)日：2007-01-04
申请号：KR1020030084582
申请日：2003-11-26
申请人： 삼성전자주식회사
发明人： 김동한 , 강사윤
IPC分类号： G02F1/1345
CPC分类号： G02F1/13452 , H01L23/4985 , H01L2224/16 , H05K3/222 , H05K3/361
摘要： 입력패드를 2개의 상호 대향하는 양변에 나누어 배치하고, 바이패스 패턴을 칩 내부에 배선패턴 형태로 구비하며, 입·출력패턴이 칩 내부에 구비된 별도의 배선패턴에 의해 칩 내측에서 연결되도록 하여, 베이스 필름을 통과하는 회로패턴을 최소화시킨 구조의 게이트 TCP와, 상기 TCP에 실장되는 반도체 칩 그리고 상기 TCP가 적용된 액정표시장치가 제공된다.
이처럼, 반도체 칩과 베이스 필름에 형성되는 회로패턴들의 구조를 변경하여 게이트 TCP와 액정표시장치를 설계하면, 반도체 칩과 베이스 필름의 크기를 종래대비 줄일 수 있을 뿐 아니라 이로 인해 제조 비용을 절감할 수 있고, 또한 이를 채용할 경우 TCP와 액정표시장치의 소형화를 구현할 수 있게 된다.
액정표시장치, 테이프 캐리어 패키지, 반도체 칩

83. 发明授权

KR100634238B1 테이프 캐리어 패키지용 탭 테이프 有权
标题翻译： 테이프캐리어패키지용탭테이프
公开(公告)号：KR100634238B1
公开(公告)日：2006-10-16
申请号：KR1020050074256
申请日：2005-08-12
申请人： 삼성전자주식회사
发明人： 신나래 , 김동한
IPC分类号： H01L21/60
摘要： A TAB(Tape Automated Bonding) tape for a TCP(Tape Carrier Package) is provided to prevent the generation of short between adjacent metal lines by distributing the stress converged to a connection portion between first and second leads using a predetermined hole structure. A base film has a chip mounting region for loading a semiconductor chip. A metal line pattern is formed on the base film. The metal line pattern is composed of a plurality of first leads(130), a plurality of second leads(140) and a plurality of connection portions(150) for connecting the first and second leads with each other. A first hole(160) for exposing the base film to the outside is formed on the shortest connection portion and the second lead connected with the shortest connection portion. A second hole is formed at a predetermined portion adjacent to a boundary between the shortest connection portion and the first lead connected with the shortest connection portion.
摘要翻译：提供用于TCP（带载封装）的TAB（带式自动接合）带，以通过使用预定的孔结构分布会聚到第一和第二引线之间的连接部分的应力来防止在相邻金属线之间产生短路。基膜具有用于装载半导体芯片的芯片安装区域。在基膜上形成金属线图案。金属线图案由多个第一引线（130），多个第二引线（140）以及用于将第一引线和第二引线彼此连接的多个连接部（150）组成。在最短连接部分和与最短连接部分连接的第二引线上形成用于将基膜暴露到外部的第一孔（160）。第二孔形成在与最短连接部分和与最短连接部分连接的第一引线之间的边界相邻的预定部分处。

84. 发明授权

KR100630705B1 카메라 모듈 및 그 제조방법 失效
标题翻译：相机模块及其制造方法
公开(公告)号：KR100630705B1
公开(公告)日：2006-10-02
申请号：KR1020040083971
申请日：2004-10-20
申请人： 삼성전자주식회사
发明人： 김동한 , 강사윤 , 장우익
IPC分类号： H01L27/146 , H01L23/00
CPC分类号： H04N5/2254 , H01L31/0203 , H01L31/02325 , H01L2224/48091 , H04N5/2253 , H01L2924/00014
摘要： In one embodiment, a camera module includes a lens holder and a flexible printed circuit board, both directly attachable on an image recognition chip without using a PCB. Thus, cost can be reduced by at least the price of the PCB. Also, a size of the camera module can be reduced. A method of fabricating the camera module of embodiments of the present invention can exclude chip attaching and wire bonding processes. Thus, the camera module can be fabricated within a short time using a simple assembling process.
摘要翻译：在一个实施例中，相机模块包括透镜保持器和柔性印刷电路板，两者可以直接连接在图像识别芯片上而不使用PCB。因此，PCB的价格至少可以降低成本。此外，可以减小相机模块的尺寸。制造本发明的实施例的相机模块的方法可以排除芯片附接和引线接合过程。因此，可以使用简单的组装过程在短时间内制造相机模块。

85. 发明授权

KR100585143B1 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법 失效
标题翻译： TAB型封装安装半导体芯片及其制造方法
公开(公告)号：KR100585143B1
公开(公告)日：2006-05-30
申请号：KR1020040033377
申请日：2004-05-12
申请人： 삼성전자주식회사
发明人： 김동한 , 이시훈
IPC分类号： H01L21/60
CPC分类号： H01L24/16 , H01L23/49572 , H01L2224/13099 , H01L2224/16225 , H01L2924/01005 , H01L2924/01006 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/12044
摘要： 열에 의하여 베이스 필름이 변형되는 것을 방지하는 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법에 대해 개시한다. 개시된 패키지 및 제조방법은 베이스 필름 상에 형성되어 반도체 칩과 연결되기 위한 복수 개의 내부리드 및 반도체 칩의 네 모퉁이에 반도체 칩의 짧은 모서리에 수직하도록 반도체 칩의 네 모퉁이에 부착된 복수 개의 보강리드를 포함한다.
패키지, 탭, 내부리드, 보강리드

86. 发明公开

KR1020060039613A 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법 有权
标题翻译：具有卷芯片组装结构的板上包装及其制造方法
公开(公告)号：KR1020060039613A
公开(公告)日：2006-05-09
申请号：KR1020040088783
申请日：2004-11-03
申请人： 삼성전자주식회사
发明人： 김동한 , 강사윤 , 이석원
IPC分类号： H01L21/60
CPC分类号： H01L23/49816 , H01L23/13 , H01L23/5384 , H01L24/45 , H01L24/48 , H01L24/81 , H01L24/90 , H01L2224/11334 , H01L2224/13144 , H01L2224/16237 , H01L2224/451 , H01L2224/48227 , H01L2224/48228 , H01L2224/81201 , H01L2224/81203 , H01L2224/81205 , H01L2224/81801 , H01L2224/90 , H01L2924/00011 , H01L2924/00014 , H01L2924/01079 , H01L2924/07802 , H01L2924/14 , H01L2924/181 , H05K1/112 , H05K1/189 , H05K2201/0394 , H05K2201/09472 , H05K2201/10674 , H01L2924/00 , H01L2924/00015 , H01L2224/05599 , H01L2224/0401 , H01L2924/00012
摘要： A chip-on-board (COB) package has a flip chip assembly structure and is used for an integrated circuit (IC) card. The COB package has conductive patterns as contact terminals on an outer surface of a non-conductive film, and an IC chip on an inner surface of the film. The film has a number of holes through which the conductive patterns are partly exposed. A number of conductive bumps on an active surface of the IC chip face the inner surface of the film and enter corresponding holes in the non-conductive film to mechanically join and electrically couple to the conductive patterns. The disclosed COB package and a related manufacturing method allow a reduction in production cost, simplified process, better electrical connections, and improved reliability.

87. 发明授权

KR100539235B1 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법 失效
标题翻译： 금도된리드와금범프간을을가지는패키지제조방
公开(公告)号：KR100539235B1
公开(公告)日：2005-12-27
申请号：KR1020030037861
申请日：2003-06-12
申请人： 삼성전자주식회사
发明人： 이시훈 , 강사윤 , 김동한 , 권용환 , 이충선
IPC分类号： H01L21/60
CPC分类号： B23K1/0016 , B23K35/262 , B23K2201/40 , H01L23/49816 , H01L2224/73204
摘要： A chip package including at least one interconnection lead, composed of at least one first metal, at least one bump, a surface of which is plated with at least one second metal with a melting point lower than the first metal, and a eutectic alloy, composed of the at least one first metal and the at least one second metal, that at least electrically connects the interconnection lead and the bump and a method of manufacturing a chip package.
摘要翻译： 1。一种芯片封装，包括至少一个互连引线和共晶合金，所述互连引线由至少一个第一金属，至少一个凸块和至少一个凸块构成，所述凸块的表面镀覆有至少一种熔点低于所述第一金属的第二金属，由所述至少一个第一金属和所述至少一个第二金属构成，至少电连接所述互连引线和所述凸块以及制造芯片封装的方法。

88. 发明公开

KR1020050050919A 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치 失效
标题翻译：半导体芯片，胶带包装（TCP）安装在芯片和液晶显示设备上，包括TCP
公开(公告)号：KR1020050050919A
公开(公告)日：2005-06-01
申请号：KR1020030084582
申请日：2003-11-26
申请人： 삼성전자주식회사
发明人： 김동한 , 강사윤
IPC分类号： G02F1/1345
CPC分类号： G02F1/13452 , H01L23/4985 , H01L2224/16 , H05K3/222 , H05K3/361
摘要： 입력패드를 2개의 상호 대향하는 양변에 나누어 배치하고, 바이패스 패턴을 칩 내부에 배선패턴 형태로 구비하며, 입·출력패턴이 칩 내부에 구비된 별도의 배선패턴에 의해 칩 내측에서 연결되도록 하여, 베이스 필름을 통과하는 회로패턴을 최소화시킨 구조의 게이트 TCP와, 상기 TCP에 실장되는 반도체 칩 그리고 상기 TCP가 적용된 액정표시장치가 제공된다.
이처럼, 반도체 칩과 베이스 필름에 형성되는 회로패턴들의 구조를 변경하여 게이트 TCP와 액정표시장치를 설계하면, 반도체 칩과 베이스 필름의 크기를 종래대비 줄일 수 있을 뿐 아니라 이로 인해 제조 비용을 절감할 수 있고, 또한 이를 채용할 경우 TCP와 액정표시장치의 소형화를 구현할 수 있게 된다.

89. 发明公开

KR1020040110296A 고체 촬상용 반도체 장치 失效
标题翻译：用于在固态成像半导体芯片上层叠的光固化状态成像的半导体器件
公开(公告)号：KR1020040110296A
公开(公告)日：2004-12-31
申请号：KR1020030039525
申请日：2003-06-18
申请人： 삼성전자주식회사
发明人： 강사윤 , 김동한
IPC分类号： H01L27/146 , H01L23/00
CPC分类号： H04N5/2251 , H01L27/14618 , H01L27/14625 , H01L31/0203 , H01L31/02325 , H01L2224/16225 , H01L2924/00014 , H01L2224/0401
摘要： PURPOSE: A semiconductor device for a solid-state imaging is provided to reduce a thickness and an area of the solid-state imaging semiconductor chip by laminating an aperture on the solid-state imaging semiconductor chip. CONSTITUTION: A semiconductor device for a solid-state imaging includes a lens attachment portion(15), a circuit board(110), a solid-state imaging semiconductor chip(40), and a first image processing semiconductor chip(60). The lens attachment portion contains a solid-state imaging lens. The circuit board includes a light receiving hole facing the solid-state imaging lens. The solid-state imaging semiconductor chip is electrically coupled with a lower portion of the circuit board and converts the signal from the light receiving hole to an image signal. The image processing semiconductor chip is formed not to block the light from the solid-state imaging lens and is fixed on a lower portion of the lens attachment portion. The image processing semiconductor chip is electrically coupled with an upper portion of the circuit board and processes the image signal.
摘要翻译：目的：提供一种用于固态成像的半导体器件，用于通过在固态成像半导体芯片上层叠孔径来减小固态成像半导体芯片的厚度和面积。构成：用于固态成像的半导体器件包括透镜安装部分（15），电路板（110），固态成像半导体芯片（40）和第一图像处理半导体芯片（60）。透镜附着部分包含固态成像透镜。电路板包括面对固态成像透镜的光接收孔。固态成像半导体芯片与电路板的下部电耦合，并将来自光接收孔的信号转换为图像信号。图像处理半导体芯片形成为不阻挡来自固态成像透镜的光并固定在透镜安装部的下部。图像处理半导体芯片与电路板的上部电耦合并处理图像信号。

90. 发明公开

KR1020040107060A 금 도금된 리드와 금 범프 간의 본딩을 가지는 패키지 제조 방법 失效
标题翻译：包括镀金铅和黄金保护层之间的绑定，以防止铅的损坏及其制造方法
公开(公告)号：KR1020040107060A
公开(公告)日：2004-12-20
申请号：KR1020030037861
申请日：2003-06-12
申请人： 삼성전자주식회사
发明人： 이시훈 , 강사윤 , 김동한 , 권용환 , 이충선
IPC分类号： H01L21/60
CPC分类号： B23K1/0016 , B23K35/262 , B23K2201/40 , H01L23/49816 , H01L2224/73204
摘要： PURPOSE: A package having a bonding between a gold plated lead and a gold bump and a manufacturing method thereof are provided to prevent a lead neck broken phenomenon by plating a gold layer on a connecting lead. CONSTITUTION: A package includes a connecting lead(200), a bump(110), and a bonding portion. The connecting lead is gold-plated. The bump includes a surface which has a metal layer plated thereon. The metal layer plated on the surface of the bump has a melting point lower than that of the gold layer plated on the connecting lead. The bonding electrically couples the lead and the bump by forming a eutectic alloy of the metallic layer having a low melting point and the gold layer. The metallic layer having a low melting point is a tin layer.
摘要翻译：目的：提供具有镀金铅和金凸块之间的结合的封装及其制造方法，以通过在连接引线上镀金层来防止铅颈破损现象。构成：包装包括连接引线（200），凸块（110）和接合部分。连接引线镀金。凸块包括其上镀有金属层的表面。电镀在凸块表面上的金属层的熔点低于镀在连接引线上的金层的熔点。通过形成具有低熔点的金属层和金层的共晶合金，该接合将引线和凸块电耦合。具有低熔点的金属层是锡层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式