专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明公开

KR1020060051136A 반도체 장치 无效
公开(公告)号：KR1020060051136A
公开(公告)日：2006-05-19
申请号：KR1020050083989
申请日：2005-09-09
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 후루사와다께시 , 미우라노리꼬 , 고또긴야 , 마쯔우라마사즈미
IPC分类号： H01L21/768 , H01L21/822 , H01L27/04
CPC分类号： H01L23/585 , H01L23/3192 , H01L23/53295 , H01L23/564 , H01L2924/0002 , H01L2924/00
摘要： 반도체 장치는, 비유전율이 3.5 미만인 저유전율막을 포함하는 반도체 장치로서, 평면적으로 보아 폐루프형으로 되는 수분 차폐벽인 시일링(123)을 1개 이상 구비하고, 시일링(123) 중 적어도 1개는, 칩 코너(4) 근방에 있어서 내측 방향으로 볼록 형상으로 되는 시일링 볼록형부(10)를 포함한다.
저유전율막, 비유전율, 크랙, 희생 패턴, 시일링, 수분 차폐벽

62. 发明授权

KR100528326B1 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법 有权
标题翻译：在柔性基板上具有保护帽的薄膜半导体器件及使用其的电子器件及其制造方法
公开(公告)号：KR100528326B1
公开(公告)日：2005-11-15
申请号：KR1020020087940
申请日：2002-12-31
申请人： 삼성전자주식회사
发明人： 김도영 , 박완준 , 박영수 , 이준기 , 민요셉 , 권장연 , 서순애 , 최영민 , 채수두
IPC分类号： H01L29/786
CPC分类号： H01L29/78603 , G02F1/133305 , G02F1/136227 , G02F2201/50 , H01L23/3192 , H01L24/24 , H01L24/82 , H01L27/1214 , H01L27/3248 , H01L27/3258 , H01L29/66757 , H01L51/5253 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2251/5338 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01009 , H01L2924/01013 , H01L2924/01015 , H01L2924/01018 , H01L2924/01019 , H01L2924/01027 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/01058 , H01L2924/01078 , H01L2924/01082 , H01L2924/12041 , H01L2924/12042 , H01L2924/12044 , H01L2924/00
摘要： 가요성 기판 상에 구현되는 박막 반도체 소자 및 이를 이용한 전자장치 및 그 제조방법이 개시된다. 개시된 반도체 소자는 가요성 기판 상에 형성되는 박막 반도체 칩과, 박막 반도체 칩을 감싸는 보호캡 및 상기 기판 및 상기 보호캡 상에 형성된 절연층을 구비한다. 개시된 전자장치는, 가요성 기판과 가요성 기판 상에 형성되는 반도체 칩을 포함하는 전자장치에 있어서, 상기 반도체 칩을 감싸는 보호캡을 구비한다. 반도체 칩을 감싸는 보호캡에 의해 기판의 벤딩시 발생하는 응력에 대한 내구성이 향상된다.

63. 发明授权

KR100517587B1 반도체 장치 및 그 제조 방법 失效
公开(公告)号：KR100517587B1
公开(公告)日：2005-09-29
申请号：KR1020020083214
申请日：2002-12-24
申请人： 샤프 가부시키가이샤
发明人： 야마구찌신지 , 아사즈다꾸로 , 오노아쯔시
IPC分类号： H01L21/60
CPC分类号： H01L23/3107 , H01L23/3192 , H01L2924/0002 , H01L2924/00
摘要： 본 발명의 반도체 장치는, 기판 위에 형성되고, 전극 패드 위에서 개구부를 갖는 제1 보호막과, 상기 개구부에서 전극 패드에 접속되고, 또한 그 주변부가 상기 제1 보호막의 일부를 덮도록 형성되어 있는 돌기 전극과, 적어도 제1 보호막과 돌기 전극과의 경계 부분의 간극을 피복하도록 형성되고, 또한 돌기 전극의 상면 영역에서는 제1 보호막과의 경계 부분 주변을 제외하고 개구되어 있는 제2 보호막과, 제2 보호막의 개구에서, 돌기 전극의 표면을 피복하도록 형성되어 있는 피복층을 갖는다. 이에 의해, 무전해 도금법에 의해 돌기 전극을 형성하는 반도체 장치에 있어서, 전극 패드와 돌기 전극과의 밀착 강도의 저하를 방지할 수 있다.

64. 发明公开

KR1020050076800A 반도체 장치 및 그 제조 방법 失效
公开(公告)号：KR1020050076800A
公开(公告)日：2005-07-28
申请号：KR1020040060236
申请日：2004-07-30
申请人： 후지쯔 가부시끼가이샤
发明人： 사또모또노부 , 사와다도요지 , 오쯔까사또시
IPC分类号： H01L21/82
CPC分类号： H01L27/10 , H01L23/3192 , H01L23/5258 , H01L23/564 , H01L2924/0002 , H01L2924/00
摘要： 패턴 붕괴나 패턴 끊어짐의 발생없이 형성할 수 있음과 함께, 낮은 레이저 에너지로 안정적으로 절단 가능하고, 미세한 피치로 배치 가능한 퓨즈를 갖는 반도체 장치 및 그 제조 방법을 제공한다. 기판(10) 위에 형성된 층간 절연막(18)과, 층간 절연막(18)에 매립된 퓨즈(26)와, 층간 절연막(18) 위에 형성되고, 퓨즈(26)에 달하는 개구부(32)가 형성된 커버막(30)을 갖고, 개구부(32) 내의 퓨즈(26)의 측벽에 접하여 층간 절연막(18)이 형성되어 있다. 이에 의해, 퓨즈(26)가 층간 절연막(18)에 의해 지지되어, 퓨즈의 패턴 붕괴나 패턴 끊어짐을 방지할 수 있다. 또한, 퓨즈가 광범위하게 비산하는 것이 방지되어, 퓨즈의 피치를 좁혀서 배치할 수 있다.

65. 发明公开

KR1020040066135A 반도체 전력 소자 有权
标题翻译：空值
公开(公告)号：KR1020040066135A
公开(公告)日：2004-07-23
申请号：KR1020047007923
申请日：2002-11-13
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 메르카도,레이엘. , 사리한,비제이 , 정,영서 , 왕,제임스진호 , 프라크,에드워드알.
IPC分类号： H01L29/78
CPC分类号： H01L24/12 , H01L23/3171 , H01L23/3192 , H01L23/5329 , H01L24/05 , H01L24/11 , H01L24/48 , H01L2224/03912 , H01L2224/0401 , H01L2224/04042 , H01L2224/05082 , H01L2224/05599 , H01L2224/05609 , H01L2224/05611 , H01L2224/05618 , H01L2224/05623 , H01L2224/05644 , H01L2224/0566 , H01L2224/05664 , H01L2224/05666 , H01L2224/0567 , H01L2224/05671 , H01L2224/05679 , H01L2224/1147 , H01L2224/13099 , H01L2224/1411 , H01L2224/48091 , H01L2224/48463 , H01L2224/85207 , H01L2224/85399 , H01L2924/00014 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/0103 , H01L2924/01039 , H01L2924/0104 , H01L2924/01041 , H01L2924/01049 , H01L2924/0105 , H01L2924/01056 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/05042 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/30107 , H01L23/48 , H01L2224/45099 , H01L2924/00
摘要： 하나의 실시예에 따라, 응력버퍼(40)가 전력금속 구조체(90)와 패시베이션층(30) 사이에 형성된다. 이 응력버퍼(40)는 전력금속 구조체(90)에 의해 패시베이션층(30)에 부여된 응력의 효과를 감소시킨다. 다른 실시예에 따라, 전력금속 구조체(130A)는 세그먼트(1091)들로 분할되고, 이에 의해 종자층(1052)과 접착/장벽층(1050)의 나머지 부분들에 의해 세그먼트(1090)들 사이에 전기적 연속성이 유지된다. 개별 세그먼트(1090)가 비교되는 크기의 연속성 전력금속 구조체(9) 보다 낮은 피크 응력을 부여한다.
摘要翻译：根据一个实施例，在功率金属结构（90）和钝化层（30）之间形成应力缓冲器（40）。应力缓冲器（40）减少由功率金属结构（90）施加在钝化层（30）上的应力的影响。根据替代实施例，功率金属结构（130A）被划分成段（1091），由此通过籽晶层（1052）和粘附/阻挡层（1052）的剩余部分在片段（1090）之间保持电连续性 1050）。单个段（1090）赋予比相对大小的连续功率金属结构（9）更低的峰值应力。

66. 发明公开

KR1020040061656A 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법 有权
标题翻译：具有柔性基板上的保护盖的薄膜晶体管，使用其的电子器件及其制造方法
公开(公告)号：KR1020040061656A
公开(公告)日：2004-07-07
申请号：KR1020020087940
申请日：2002-12-31
申请人： 삼성전자주식회사
发明人： 김도영 , 박완준 , 박영수 , 이준기 , 민요셉 , 권장연 , 서순애 , 최영민 , 채수두
IPC分类号： H01L29/786
CPC分类号： H01L29/78603 , G02F1/133305 , G02F1/136227 , G02F2201/50 , H01L23/3192 , H01L24/24 , H01L24/82 , H01L27/1214 , H01L27/3248 , H01L27/3258 , H01L29/66757 , H01L51/5253 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2251/5338 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01009 , H01L2924/01013 , H01L2924/01015 , H01L2924/01018 , H01L2924/01019 , H01L2924/01027 , H01L2924/01033 , H01L2924/01047 , H01L2924/01049 , H01L2924/01058 , H01L2924/01078 , H01L2924/01082 , H01L2924/12041 , H01L2924/12042 , H01L2924/12044 , H01L2924/00
摘要： PURPOSE: A method for fabricating an electronic device is provided to improve tolerance with respect to the stress occurring in bending a flexible substrate by forming a protection cap for capping a thin film semiconductor device installed in the flexible substrate. CONSTITUTION: A thin film semiconductor chip is fabricated on the flexible substrate(51). The protection cap(63) is formed to cover a semiconductor chip. An insulation layer is stacked on the substrate to cover the protection cap. A contact hole is formed from the insulation layer and the protection cap to the upper surface of the semiconductor chip. An electrode electrically contacts the semiconductor chip through the contact hole. A driven unit driven by the semiconductor chip is formed on the electrode.
摘要翻译：目的：提供一种用于制造电子设备的方法，以通过形成用于封装安装在柔性基板中的薄膜半导体器件的保护帽来改善在弯曲柔性基板时发生的应力的公差。构成：在柔性基板（51）上制造薄膜半导体芯片。保护帽（63）形成为覆盖半导体芯片。绝缘层堆叠在基板上以覆盖保护盖。从绝缘层和保护盖形成到半导体芯片的上表面的接触孔。电极通过接触孔与半导体芯片电接触。在电极上形成由半导体芯片驱动的从动单元。

67. 发明公开

KR1020040052225A 반도체 패키지 제조 방법 有权
标题翻译： 반도체패키지제조방법
公开(公告)号：KR1020040052225A
公开(公告)日：2004-06-22
申请号：KR1020047005134
申请日：2002-10-09
申请人： 엔엑스피 비 브이
发明人： 도에쉐르미첼
IPC分类号： H01L23/02
CPC分类号： H01L21/561 , H01L21/56 , H01L23/3107 , H01L23/3135 , H01L23/3192 , H01L24/96 , H01L24/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01015 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01042 , H01L2924/01057 , H01L2924/01078 , H01L2924/01082 , H01L2924/10253 , H01L2924/12041 , H01L2924/19043 , H01L2924/00
摘要： 본 발명은 플레이트 또는 디스크 형태를 갖는 반도체 물질 또는 절연체 물질의 웨이퍼(10)로 형성된 적어도 하나의 개별 디바이스 또는 집적된 디바이스(20)를 갖는 전기/전자 구성 요소(100)에 관한 것으로서, 상기 디바이스(20)의 전면(20v)은 적어도 하나의 돌출되어 있는 구형의 전극(40)을 갖고, 적어도 하나의 전면 캡슐화부(front-face encapsulant)(60v,70v,80v)에 의해서 캡슐화되며, 상기 디바이스(20)의 측면(20s)은 적어도 하나의 측면 캡슐화부(70s,80s)에 의해서 적어도 부분적으로 캡슐화되고, 상기 디바이스(20)의 후면(20r)은 적어도 하나의 후면 캡슐화부(70r,80r)에 의해서 캡슐화되며, 상기 측면 캡슐화부(70s)와 상기 후면 캡슐화부(70r)는 전기 도전성 물질(electrically conducting or electrically condutive material)로 구성된 부분들 또는 층들로 형성되며 상기 부분들 또는 상기 층들 사이는 접속되어 있다.
摘要翻译：为了精制具有至少一个由半导体或绝缘材料的板或圆盘形式的晶片形成的至少一个分立或集成器件的电气或电子组件，该器件的正面具有至少一个突出电极并且至少封装一个正面密封剂，该器件的侧面至少部分地由至少一个侧面密封剂密封，并且该背面密封剂由至少一个背面密封剂密封，并且改进为了扩大可能的用途和应用的目的，使得电接触不仅仅是要容纳在非常小尺寸的塑料包装中的装置的前表面，它是提出侧面密封剂和背面密封剂两者至少部分地由层形成，但层与导电材料连接。

68. 发明公开

KR1020030088429A 화합물 반도체 디바이스, 화합물 반도체 디바이스의 이용방법 및 화합물 반도체 디바이스를 포함하는 시스템 失效
标题翻译：化合物半导体器件，使用化合物半导体器件的方法和包括化合物半导体器件的系统
公开(公告)号：KR1020030088429A
公开(公告)日：2003-11-19
申请号：KR1020037010062
申请日：2002-01-30
申请人： 엠/에이-컴, 인크.
发明人： 호아그,데이비드,러셀 , 볼리스,티모시,에드워드 , 크루시오,다니엘,지.
IPC分类号： H01L29/868
CPC分类号： H01L23/3192 , H01L23/3171 , H01L23/481 , H01L23/66 , H01L24/05 , H01L24/48 , H01L24/73 , H01L29/868 , H01L2224/04042 , H01L2224/05 , H01L2224/4847 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/0103 , H01L2924/01033 , H01L2924/0104 , H01L2924/0105 , H01L2924/01057 , H01L2924/01072 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/10329 , H01L2924/12032 , H01L2924/12041 , H01L2924/12042 , H01L2924/12043 , H01L2924/1305 , H01L2924/1306 , H01L2924/13062 , H01L2924/19041 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 화합물 반도체 디바이스는 접지 플레인을 구비하는 화합물 반도체 기판(219)과, 상기 기판상에 증착된 능동소자(201)와, 상기 기판상에 증착되며 상기 능동소자에 전기적으로 연결된 수동소자(211), 및 상기 기판에 인접하며 상기 수동소자에서 상기 접지표면까지 내접지경로가 없도록 수동소자 및 접지 표면 사이에 위치하는 절연층을 포함한다.

69. 发明公开

KR1020030084041A 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법 失效
标题翻译：具有多层纳米结构的半导体器件的绝缘层及其制造方法
公开(公告)号：KR1020030084041A
公开(公告)日：2003-11-01
申请号：KR1020020022516
申请日：2002-04-24
申请人： 삼성전자주식회사
发明人： 안재영 , 이상인 , 형용우 , 김영석 , 강만석
IPC分类号： H01L21/318 , B82Y40/00
CPC分类号： H01L21/022 , C23C16/342 , C23C16/345 , C23C16/45529 , C23C16/45536 , H01L21/02112 , H01L21/0217 , H01L21/0228 , H01L21/28185 , H01L21/28202 , H01L21/318 , H01L21/3185 , H01L21/3211 , H01L21/76828 , H01L21/76832 , H01L23/3192 , H01L23/53295 , H01L29/511 , H01L29/518 , H01L2924/0002 , H01L2924/19041 , H01L2924/00
摘要： PURPOSE: A method for fabricating an insulation layer of a semiconductor device with a multilayered nanolaminate structure and a fabricating method therefor are provided to improve a wet etch characteristic and obtain a low dielectric constant by forming an insulation layer used as a dielectric layer of the semiconductor device such that the insulation layer is made of the multilayered nanolaminate structure in which a SiNx layer and a BN layer are alternatively stacked. CONSTITUTION: A silicon nitride layer(210) is formed on a wafer(100). A boron nitride layer(220) is formed on the silicon nitride layer. The abovementioned processes are alternatively repeated to form a multilayered nanolaminate thin film(200). An atomic layer deposition process is repeatedly performed a predetermined number of times to form the silicon nitride layer and the boron nitride layer.
摘要翻译：目的：提供一种用于制造具有多层纳米层状结构的半导体器件的绝缘层的方法及其制造方法，以通过形成用作半导体的电介质层的绝缘层来改善湿蚀刻特性并获得低介电常数器件，使得绝缘层由其中交替堆叠SiNx层和BN层的多层纳米层状结构制成。构成：在晶片（100）上形成氮化硅层（210）。在氮化硅层上形成氮化硼层（220）。交替重复上述方法以形成多层纳米级氨基酸盐薄膜（200）。重复进行原子层沉积工艺预定次数以形成氮化硅层和氮化硼层。

70. 发明公开

KR1020020090089A 반도체 장치 失效
标题翻译：半导体器件
公开(公告)号：KR1020020090089A
公开(公告)日：2002-11-30
申请号：KR1020010050891
申请日：2001-08-23
申请人： 가부시끼가이샤 도시바
发明人： 마쯔나가노리아끼
IPC分类号： H01L21/3205
CPC分类号： H01L23/53295 , H01L23/3192 , H01L23/5329 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: To provide a semiconductor device capable of suppressing the ingress of moisture into a chip. CONSTITUTION: The semiconductor device of the present invention comprises a first insulating film 16, a first wiring 17 formed in the first insulating film 16, interlayer dielectrics 19, 23, 27 formed above the first wiring 17 and the first insulating film 16, the second wirings 20, 24, 28 that are formed in interlayer dielectrics 19, 23, 27 and conduct with the first wiring 17 via the first contact parts 21, 25, 29 and a passivation film 34 formed above the second wirings 20, 24, 28, and the interlayer dielectrics 19, 23, 27. In addition, at least one of the first insulating film 16 and the passivation film 34 is a film mainly composed of SiON, a film mainly composed of Sin, or a laminated film of these, and the interlayer dielectrics 19, 23, 27 are films of low dielectric constant.
摘要翻译：目的：提供能够抑制水分进入芯片的半导体器件。构成：本发明的半导体装置包括第一绝缘膜16，形成在第一绝缘膜16中的第一布线17，形成在第一布线17和第一绝缘膜16上方的层间电介质19,23,27，第二布线17 形成在层间电介质19,23,27中并且经由第一接触部分21,25,29与第一布线17导通的布线20,24,28以及形成在第二布线20,24,28,28上的钝化膜34，此外，第一绝缘膜16和钝化膜34中的至少一个是主要由SiON构成的膜，主要由Sin构成的膜或它们的层压膜，以及层间电介质19,23,27是低介电常数的膜。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式