专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明授权

KR100481854B1 온칩 터미네이션기능을 가진 집적회로장치 有权
标题翻译：集成电路与片上终止
公开(公告)号：KR100481854B1
公开(公告)日：2005-04-11
申请号：KR1020020044636
申请日：2002-07-29
申请人： 삼성전자주식회사
发明人： 조욱래 , 김태형 , 김남석
IPC分类号： H03H11/40
CPC分类号： H04L25/0278
摘要： 소정의 임피이던스를 가지는 전송선을 통하여 데이타 입출력동작을 수행하는 본 발명의 집적회로장치는, 상기 전송선에 연결된 다수개의 드라이버 유닛들을 가지는 드라이브회로와; 출력데이타신호를 입력하며 출력활성화신호와 상기 전송선의 임피이던스의 상태에 관련된 임피이던스코드신호들에 응답하여 발생된 복수의 제어신호들을 상기 드라이브회로에 인가하는 컨트롤러를 구비하며; 상기 제어신호들에 각각 응답하여 적어도 하나의 드라이버 유닛이 구동되며 상기 각 드라이버는 소정의 입력버퍼에 연결된 온칩터미네이션 회로를 포함한다.

42. 发明公开

KR1020050019453A 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 有权
标题翻译：用于仅使用一个参考电阻器控制两个终止电路和片外驱动电路的阻抗的装置
公开(公告)号：KR1020050019453A
公开(公告)日：2005-03-03
申请号：KR1020030057245
申请日：2003-08-19
申请人： 삼성전자주식회사
发明人： 박윤식
IPC分类号： G11C7/00
CPC分类号： H04L25/0278 , H03K19/0005 , H04L25/028 , H04L25/0292
摘要： PURPOSE: A device for controlling impedance of both termination circuit and off-chip driver circuit is provided to control the impedance by using only one of reference resistor. CONSTITUTION: A semiconductor integrated circuit device(100) comprises an impedance control circuit(160) connected to an external reference resistor, for generating impedance control codes which are variable according to the impedance of a external reference resistor(REXT); an input circuit for receiving an external signal through an input signal transferring line, and for transferring the input signal to the internal circuit; a termination circuit(150) for terminating the input signal transferring line in response to at least one of the impedance control codes; an output circuit of which impedance is variable according to the impedance control codes, for enabling an output signal transferring line according to the output signal from the internal circuit.
摘要翻译：目的：提供一种用于控制端接电路和片外驱动电路的阻抗的装置，通过仅使用一个参考电阻来控制阻抗。构成：半导体集成电路器件（100）包括连接到外部参考电阻器的阻抗控制电路（160），用于产生可根据外部参考电阻器（REXT）的阻抗而变化的阻抗控制代码; 输入电路，用于通过输入信号传输线接收外部信号，并将输入信号传送到内部电路; 终端电路（150），用于响应于所述阻抗控制代码中的至少一个终止所述输入信号传输线; 阻抗根据阻抗控制代码而变化的输出电路，用于根据来自内部电路的输出信号实现输出信号传输线路。

43. 发明公开

KR1020040095912A 온 디램 터미네이션 저항 조정 회로 및 그 방법 有权
标题翻译：用于调整DRAM终端电阻的电路，特别减少布局区域
公开(公告)号：KR1020040095912A
公开(公告)日：2004-11-16
申请号：KR1020030026937
申请日：2003-04-29
申请人： 에스케이하이닉스 주식회사
发明人： 최성민
IPC分类号： G11C7/10
CPC分类号： H04L25/0278
摘要： PURPOSE: A circuit for adjusting on DRAM termination resistor is provided to minimize the occupied area by employing a simple circuit scheme. CONSTITUTION: A circuit for adjusting on DRAM termination resistor includes a push up resistor adjustment unit, a pull down resistor adjustment unit and a resistor adjustment control unit(219). The push up resistor adjustment unit adjusts the resistance values of the first and the second inner resistors based on the external reference resistor. The pull down resistor adjustment unit adjusts the resistance values of the third inner resistor based on the second inner resistor adjusted in response to the adjustment of the push up resistor adjustment unit. And, the resistor adjustment control unit(219) controls in such a way that the push up resistor adjustment unit and the pull down resistor adjustment unit are alternatively operated during the predetermined adjustment number.
摘要翻译：目的：提供用于调整DRAM终端电阻的电路，通过采用简单的电路方案来最小化占用面积。构成：用于调整DRAM终端电阻的电路包括上推电阻调节单元，下拉电阻调整单元和电阻调节控制单元（219）。上推电阻调整单元根据外部基准电阻调整第一和第二内部电阻的电阻值。下拉电阻调整单元根据上推电阻调节单元的调整而调整的第二内部电阻来调整第三内部电阻器的电阻值。并且，电阻器调节控制单元219以预定的调整次数交替地操作上推电阻调节单元和下拉电阻调节单元的方式进行控制。

44. 发明授权

KR100453760B1 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법 有权
标题翻译： 다중반사의발생을방지할수있는반도체장치，이장치의구동방법및세팅방
公开(公告)号：KR100453760B1
公开(公告)日：2004-10-20
申请号：KR1020020049725
申请日：2002-08-22
申请人： 엘피다 메모리 가부시키가이샤
发明人： 이사사또시 , 후나바세이지
IPC分类号： H04B3/18 , H01L29/80 , H03K19/0175 , H03F1/56
CPC分类号： H04L25/0278 , H04L25/028
摘要： A semiconductor apparatus comprises a resistor formed in a driver to connect a driving device to a transmission line connecting the driver to a receiver. The resistor has resistance considerably larger than on-state resistance of the driving device on condition that the resistor matches output impedance of the driver with impedance of the transmission line. The transmission line has length decided so that a reflected wave from a receiver-side end of the transmission line reaches the driver while a driving signal supplied to the driver has a logical high or low level.
摘要翻译：半导体装置包括形成在驱动器中的电阻器，以将驱动装置连接到将驱动器连接到接收器的传输线。在电阻器将驱动器的输出阻抗与传输线阻抗匹配的条件下，电阻器具有比驱动装置的导通状态电阻大得多的电阻。传输线的长度被确定为使得来自传输线的接收器侧端部的反射波到达驱动器，同时提供给驱动器的驱动信号具有逻辑高电平或低电平。

45. 实用新型

KR200331434Y1 고속 디지털 신호 버스 매칭 장치 失效
标题翻译：高速数字信号总线匹配器
公开(公告)号：KR200331434Y1
公开(公告)日：2003-10-30
申请号：KR2020030023438
申请日：2003-07-21
申请人： 엘지전자 주식회사
发明人： 김영오
IPC分类号： H04L12/02
CPC分类号： G06F13/4068 , H03H7/38 , H04L25/0278
摘要： 본 고안은 고속 디지털 신호 송수신에 있어서, 수신단의 각 수신보드마다 종단 임피던스를 설치하고 종단 임피던스의 부하를 스위치에 의하여 선택적으로 제어함으로서 수신단에 실장되는 수신보드의 개수에 관계없이 일정한 수신단 임피던스를 유지하도록 하여 임피던스 매칭을 구현하기에 적당하도록 한 고속 디지털 신호 버스 매칭 장치에 관한 것이다.
본 고안은, 신호를 발생하는 송신단과, 상기 송신단에서 출력되는 신호를 버스를 통해 공유하여 수신하는 하나 이상의 수신보드로 구성되는 수신단과, 상기 수신보드마다 각각 병렬 연결되어, 상기 수신단의 입력 임피던스가 일정하도록 유지하는 종단 임피던스와, 상기 송신단으로부터 신호를 받아 상기 종단 임피던스를 제어하는 스위치를 포함하여 구성되는 것을 특징으로 한다. 상기와 같은 구성에 의하면, 실장되는 수신보드의 개수에 관계 없이 수신단의 입력임피던스가 일정하게 유지되는 점이 있다.

46. 发明公开

KR1020030065411A 신호 전송 시스템 失效
公开(公告)号：KR1020030065411A
公开(公告)日：2003-08-06
申请号：KR1020030005822
申请日：2003-01-29
申请人： 오쯔까, 간지 , 우사미, 다모쯔 , 가부시끼가이샤 르네사스 테크놀로지 , 후지쯔 가부시끼가이샤 , 오끼 덴끼 고오교 가부시끼가이샤 , 소니 주식회사 , 산요덴키가부시키가이샤 , 로무 가부시키가이샤 , 닛본 덴끼 가부시끼가이샤 , 가부시끼가이샤 도시바 , 파나소닉 주식회사
发明人： 오쯔까,간지 , 우사미,다모쯔
IPC分类号： H01P1/26
CPC分类号： H04L25/0292 , H01L24/46 , H01L2224/05553 , H01L2224/48137 , H01L2224/49171 , H01L2224/49175 , H01L2924/00014 , H01L2924/12032 , H01L2924/12036 , H01L2924/1305 , H01L2924/30107 , H01L2924/3011 , H01L2924/30111 , H01L2924/3025 , H04L25/0272 , H04L25/0278 , H04L25/028 , H01L2924/00 , H01L2224/45099
摘要： 본원 발명은 가능한 한 종래의 시스템 구성과 부품 구성을 긍정하면서, 수십㎓대의 디지털 고속 신호를 통과시키기 위한 신호 전송 기술을 제공한다. 전자 회로 전체에 걸치는 트랜지스터의 논리 회로, 메모리 회로에 포함되는 드라이버(1)와 리시버(2)의 구성에서, 드라이버(1)는 신호 전송 선로(3)를 통해 리시버(2)에, 전원·접지 전송 선로(4)를 통해 전원 V
dd 에 각각 접속되는 신호 전송 시스템으로서, 드라이버(1) 및 리시버(2)는 모두 실질적 차동 입력, 차동 출력으로 하고, 드라이버(1)의 실질적 차동 출력의 출력단에서는 전원 또는 접지에의 접속을 갖지 않으며, 또한 리시버(2)는 실질적 차동 입력의 신호의 전위차를 검지함으로써 수신하고, 또한 신호 전송 선로(3)는 분배 배선이 없는, 구조로 한다.

47. 发明授权

KR100356074B1 저 소비전력으로 2진 논리신호를 전송하는 인터페이스 회로 및 방법 失效
标题翻译： 저소비전력으로2진논리신호를전송하는인터페이스회로및방저
公开(公告)号：KR100356074B1
公开(公告)日：2003-03-15
申请号：KR1019970025224
申请日：1997-06-17
申请人： 오끼 덴끼 고오교 가부시끼가이샤
发明人： 도미따다까시
IPC分类号： G06F13/14
CPC分类号： H04L25/0292 , H03K5/153 , H03K19/0175 , H04L25/0278 , H04L25/029
摘要： An interface circuit and method for transmitting a binary logic signal from a first electronic circuit to a second electronic circuit over a transmission line coupled to said first electronic circuit by a first terminal and to said second electronic circuit by a second terminal. The interface circuit transmits the binary logic signal by transmitting a pulse at a first potential at each falling transition of the binary logic signal, and a pulse at a second potential at each rising transition of the binary logic signal. At other times, the output terminal of a driver circuit is placed in a high-impedance state. A receiver circuit outputs a first logic Level upon receiving a pulse at the first potential, and outputs a second logic level upon receiving a pulse at the second potential. Output of these logic levels is maintained until the next pulse is received. The transmission line is preferably terminated at a potential intermediate between the first and second potentials.
摘要翻译：一种接口电路和方法，用于通过第一终端通过耦合到所述第一电子电路的传输线将第一电子电路的二进制逻辑信号传输到第二电子电路，并通过第二终端传输到所述第二电子电路。接口电路通过在二进制逻辑信号的每次下降转变时以第一电位发送脉冲并且在二进制逻辑信号的每个上升转变时以第二电位发送脉冲来发送二进制逻辑信号。在其他时候，驱动器电路的输出端子处于高阻抗状态。接收器电路在接收到处于第一电位的脉冲时输出第一逻辑电平，并且在接收到处于第二电位的脉冲时输出第二逻辑电平。这些逻辑电平的输出一直保持到接收到下一个脉冲。传输线优选终止于第一和第二电位之间的电位中间。

48. 发明公开

KR1020000074847A 저전압 차동 신호 통신 시스템 无效
标题翻译：低电压差分信号（LSD）通信系统
公开(公告)号：KR1020000074847A
公开(公告)日：2000-12-15
申请号：KR1019990019068
申请日：1999-05-26
申请人： 삼성전자주식회사
发明人： 김건태 , 이정배
IPC分类号： H04B7/24
CPC分类号： H04B1/40 , H04L25/0278
摘要： PURPOSE: A low voltage differential signaling(LSD) communication system is provided to set up resistors on stub transmission lines connected with memory devices to control resistance, so as to prevent impedance mismatching caused when length of the stub transmission lines becomes longer. CONSTITUTION: Many integrated circuits(ICs) transceive low voltage differential signaling(LSD) signals. First/second main transmission lines(L1,L2) transmit the LSD signals. First stub transmission lines(S11-Sn1) connected between the ICs and the first main transmission line transmit the LSD signals. Second stub transmission lines(S12-Sn2) connected between the ICs and the second main transmission line transmit the LSD signals. Resisters(R1-Rn) correspond to the ICs, respectively, and are connected between the first stub transmission lines and the second stub transmission lines.
摘要翻译：目的：提供低电压差分信号（LSD）通信系统，用于在与存储器件连接的短线传输线上设置电阻以控制电阻，以防止短线传输线长度变长时引起的阻抗失配。构成：许多集成电路（IC）收发低电压差分信号（LSD）信号。第一/第二主传输线（L1，L2）发送LSD信号。连接在IC和第一主传输线之间的第一短截线传输线（S11-Sn1）发送LSD信号。连接在IC和第二主传输线之间的第二短接传输线（S12-Sn2）发送LSD信号。电阻（R1-Rn）分别对应于IC，并且连接在第一短截线传输线和第二短截线传输线之间。

49. 发明公开

KR1020000003573A 고속인터페이스장치 失效
标题翻译：高速接口设备
公开(公告)号：KR1020000003573A
公开(公告)日：2000-01-15
申请号：KR1019980024833
申请日：1998-06-29
申请人： 에스케이하이닉스 주식회사
发明人： 서정원
IPC分类号： H01L27/04
CPC分类号： H04L25/028 , H03M13/00 , H04L25/0276 , H04L25/0278 , H04L25/0292 , H04L25/4917
摘要： PURPOSE: The apparatus realizes the high speed by doubling the bandwidth as maintaining bus width and system bus frequency. CONSTITUTION: The apparatus comprises: a data driving part(100) outputting 4 level data signal after decoding 2 bits data signal respectively; a reference potential generating part(200) generating a reference potential of 3 level to judge the potential level of the 4 level data signal; and a receiver part(300) outputting 2 bits data signal by encoding a signal outputted by comparing the 4 level data signal and the reference potential signal of 3 level.
摘要翻译：目的：通过将总线宽度和系统总线频率维持在一倍的带宽上，设备实现了高速化。构成：该装置包括：分别在解码2位数据信号之后输出4电平数据信号的数据驱动部分（100）产生3电平的基准电位的基准电位生成部（200），判断4电平数据信号的电位电平; 以及通过对通过比较4电平数据信号和3电平的参考电位信号而输出的信号进行编码而输出2位数据信号的接收器部分（300）。

50. 发明授权

KR100202767B1 데이타 전송 방식 및 데이타 전송 회로 失效
标题翻译：数据传输系统及其电路
公开(公告)号：KR100202767B1
公开(公告)日：1999-06-15
申请号：KR1019960040310
申请日：1996-09-17
申请人： 후지쯔 가부시끼가이샤
发明人： 히구치츠요시
IPC分类号： G06F1/32
CPC分类号： H04L25/029 , H03K19/09429 , H04L7/0008 , H04L25/0272 , H04L25/0278
摘要： 본 발명은 프린트 기판상에 탑재된 전자 장치간의 버스선을 통한 데이터 전송 등에 적용되는 데이터 전송 방식에 관한 것으로서, 소비 전력의 감소화와 데이터 전송의 고속화를 목적으로 한다.
전자 장치(20)의 출력 회로(25, 28)로부터의 데이터의 연속 출력은 클록 신호(CLK)에 의해 규정되는 타이밍에서 데이터 출력과 하이 임피던스를 교대로 반복함으로써 가능하다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式