专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明授权

KR102161748B1 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 有权
公开(公告)号：KR102161748B1
公开(公告)日：2020-10-05
申请号：KR1020140100660
申请日：2014-08-05
申请人： 삼성전자주식회사
发明人： 권효진 , 변대석 , 박현국 , 윤치원 , 이영택 , 이용규
IPC分类号： G11C29/02

32. 发明授权

KR102161738B1 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법 有权
公开(公告)号：KR102161738B1
公开(公告)日：2020-10-05
申请号：KR1020140041498
申请日：2014-04-07
申请人： 삼성전자주식회사
发明人： 남상완 , 변대석 , 전병길
IPC分类号： G11C29/00 , G11C16/06

33. 发明授权

KR102157357B1 메모리 장치 및 상기 메모리 장치의 독출 방법 有权
公开(公告)号：KR102157357B1
公开(公告)日：2020-09-17
申请号：KR1020140072970
申请日：2014-06-16
申请人： 삼성전자주식회사
发明人： 이용규 , 변대석 , 이영택 , 권효진 , 박현국
IPC分类号： G11C13/00

34. 发明授权

KR102142590B1 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법 有权
公开(公告)号：KR102142590B1
公开(公告)日：2020-08-07
申请号：KR1020140072973
申请日：2014-06-16
申请人： 삼성전자주식회사
发明人： 권효진 , 변대석 , 이영택 , 박현국 , 이용규
IPC分类号： G11C13/00

35. 发明授权

KR102136846B1 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 有权
公开(公告)号：KR102136846B1
公开(公告)日：2020-07-22
申请号：KR1020140130333
申请日：2014-09-29
申请人： 삼성전자주식회사
发明人： 이용규 , 변대석 , 권효진 , 박현국 , 윤치원 , 이영택
IPC分类号： G11C13/00

36. 发明公开

KR1020160109988A 반도체 소자 및 이의 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020160109988A
公开(公告)日：2016-09-21
申请号：KR1020150068931
申请日：2015-05-18
申请人： 삼성전자주식회사
发明人： 박종현 , 김지용 , 변대석
IPC分类号： H01L27/115
摘要： 반도체소자는셀 영역및 더미영역을포함하는기판, 상기셀 영역상에배치되고, 상기기판상면에대해수직한제1 방향으로연장되는제1 채널구조물들, 상기제1 채널구조물들의외측벽을감싸며상기제1 방향을따라서로이격되어적층되고제2 방향으로연장되는게이트라인들, 상기셀 영역상의상기게이트라인들의사이에배치되고, 상기제2 방향으로연장되는공통소스라인들, 상기더미영역상에, 상기제2 방향과수직한제3 방향으로계단형상을가지면서상기제1 방향을따라이격되도록적층되고, 적어도일부는게이트라인들과동일한도전물질을포함하는더미패턴들및 상기더미영역상에, 상기더미패턴들을관통하면서연장되는더미소스라인들을포함한다. 상기반도체소자는스트레스에의한불량이감소되어높은신뢰성을가질수 있다.
摘要翻译：半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。半导体器件包括：包括单元区域和虚拟区域的衬底; 第一通道结构布置在单元区域上并且朝向垂直于基板的上表面的第一方向延伸; 围绕第一通道结构的外壁的栅极线，彼此分离并沿着第一方向堆叠并且朝向第二方向延伸; 公共源极线布置在单元区域上的栅极线之间并且朝向第二方向延伸; 在沿着第一方向分离的虚拟区域上堆叠的虚拟图案，同时具有朝向与第二方向垂直的第三方向的台阶形状，其中虚线的至少一部分包括与栅极线相同的导电材料; 并且虚拟源极线在穿透虚拟图案的同时在虚拟区域上延伸。根据本发明，由于应力引起的缺陷减少，因此半导体器件具有较高的可靠性。

37. 发明公开

KR1020160109986A 수직형 메모리 장치 및 이의 제조 방법 审中-实审
标题翻译：垂直存储器件及其制造方法
公开(公告)号：KR1020160109986A
公开(公告)日：2016-09-21
申请号：KR1020150067286
申请日：2015-05-14
申请人： 삼성전자주식회사
发明人： 이병진 , 김지용 , 변대석
IPC分类号： H01L27/115
摘要： 수직형메모리장치는기판, 기판의상면으로부터수직방향으로서로이격되어적층되며각각수평방향으로돌출된계단부를포함하는게이트라인들, 게이트라인들을수직방향으로관통하는채널들, 게이트라인들의계단부들상에배열되는콘택들, 및콘택들중 일부콘택들의측벽들상에각각선택적으로형성된콘택스페이서를포함한다.
摘要翻译：垂直存储器件包括：衬底; 从基板的上表面沿垂直方向堆叠的栅极线彼此分离，每条栅极线包括在水平方向上突出的台阶部分; 在垂直方向穿过栅极线的通道; 触点设置在栅极线的台阶上; 以及选择性地形成在一些触点的每个侧壁上的接触间隔件。因此，垂直存储装置可以防止对接触轮廓的损坏。

38. 发明公开

KR1020160055012A 메모리 장치 및 상기 메모리 장치의 동작 방법 审中-实审
标题翻译：存储器件和操作存储器件的方法
公开(公告)号：KR1020160055012A
公开(公告)日：2016-05-17
申请号：KR1020140154738
申请日：2014-11-07
申请人： 삼성전자주식회사
发明人： 권효진 , 이영택 , 변대석
IPC分类号： G11C13/00
CPC分类号： G11C13/0069 , G11C11/1673 , G11C11/56 , G11C13/0004 , G11C13/0007 , G11C2213/72
摘要： 본개시는복수의제1 신호라인들과복수의제2 신호라인들이교차하는영역들에각각배치된복수의메모리셀들을포함하는메모리장치의동작방법으로서, 상기복수의제1 신호라인들에초기전압을인가하는단계, 상기초기전압이인가된상기복수의제1 신호라인들을플로팅시키는단계, 이어서, 상기복수의제2 신호라인들에제2 인히빗전압을인가하는단계, 및플로팅된상기복수의제1 신호라인들과상기제2 인히빗전압이인가된상기복수의제2 신호라인들사이의커패시티브커플링을통해, 상기복수의제1 신호라인들의전압레벨을제1 인히빗전압레벨로상승시키는단계를포함한다.
摘要翻译：为了有效地产生高于施加到存储器件的外部电源电压的高抑制电压，本公开涉及一种操作存储器件的方法，该存储器件包括多个存储器单元，其分别布置在第一信号线相交的区域中与第二信号线。该方法包括对第一信号线施加初始电压的步骤，将施加初始电压的第一信号线浮置的步骤，向第二信号线施加第二禁止电压的步骤，以及步骤通过浮置的第一信号线和施加第二禁止电压的第二信号线之间的电容耦合将第一信号线的电压电平提高到第一禁止电压电平。

39. 发明公开

KR1020160050400A 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 审中-实审
标题翻译：电阻式存储器件及其工作方法
公开(公告)号：KR1020160050400A
公开(公告)日：2016-05-11
申请号：KR1020140148455
申请日：2014-10-29
申请人： 삼성전자주식회사
发明人： 윤치원 , 박현국 , 변대석
IPC分类号： G11C13/00 , G11C7/10
CPC分类号： G11C13/0069 , G11C7/04 , G11C11/1675 , G11C11/5685 , G11C13/0002 , G11C13/0007 , G11C13/004 , G11C13/0061 , G11C2013/0071 , G11C2013/0083 , G11C2013/0092
摘要： 본개시는복수의제1 신호라인들과복수의제2 신호라인들이교차하는영역들에각각배치된복수의메모리셀들을포함하는메모리장치의동작방법으로서, 제1 셋기입구간에, 선택된메모리셀에연결되는제1 신호라인에제1 전압을인가하고제2 신호라인에상기제1 전압보다전압레벨이낮은제2 전압을인가함으로써상기선택된메모리셀에제1 기입전압을인가하는단계; 및제2 셋기입구간에, 상기제1 신호라인에상기제1 전압보다전압레벨이낮고, 상기제2 전압보다전압레벨이높은제3 전압을인가함으로써상기선택된메모리셀에제2 기입전압을인가하는단계를포함한다.
摘要翻译：本公开涉及一种用于操作存储器件的方法，所述存储器件包括布置在多个第一信号线和多个第二信号线相交的区域中的每个区域中的存储器单元。该方法包括在第一设置写入区域中将第一电压施加到连接到所选择的存储器单元的第一信号线并将低于第一电压的第二电压施加到第二信号线的步骤，从而施加第一写入电压到选定的存储单元; 以及在第二设定写入范围内向第一信号线施加低于第一电压且高于第二电压的第三电压的步骤，从而向选择的存储单元施加第二写入电压。因此，可以提高存储装置的耐久性。

40. 发明公开

KR1020160023480A 크로스 포인트 어레이 구조의 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 审中-实审
标题翻译：电阻式存储器件及其工作方法
公开(公告)号：KR1020160023480A
公开(公告)日：2016-03-03
申请号：KR1020140109957
申请日：2014-08-22
申请人： 삼성전자주식회사
发明人： 박현국 , 윤치원 , 변대석 , 이영택
IPC分类号： G11C16/08 , G11C16/30
CPC分类号： G11C13/003 , G11C8/06 , G11C8/10 , G11C8/12 , G11C8/14 , G11C11/56 , G11C13/0002 , G11C13/0023 , G11C13/0026 , G11C13/0028 , G11C13/004 , G11C13/0069 , G11C2213/71
摘要： 크로스포인트어레이구조의메모리장치, 메모리시스템및 메모리장치의동작방법이개시된다. 본발명의기술적사상에따른크로스포인트어레이(cross point array) 구조를갖는메모리장치의동작방법에있어서, 상기메모리장치는다수의타일들(Tile)을포함하고, 각각의타일(Tile)은다수개의레이어들의메모리셀들을포함하며, 제1 타일(Tile)에서, 하나이상의제1 라인과제2 라인이교차하는영역에배치된제1 레이어의다수개의메모리셀들을억세스하는단계와, 상기제1 타일(Tile)에서, 하나이상의제1 라인과제2 라인이교차하는영역에배치된제2 레이어의다수개의메모리셀들을억세스하는단계및 상기제1 타일(Tile)의다수개의레이어들의메모리셀들이억세스된후, 제2 타일(Tile)에구비되는다수개의메모리셀들을억세스하는단계를구비하는것을특징으로한다.
摘要翻译：公开了一种交叉点阵列结构存储器件，存储器系统和用于操作存储器件的方法。存储器件包括多个瓦片，并且每个瓦片包括多个层的存储器单元。根据本发明的技术领域的具有交叉点阵列的存储器件的操作方法包括以下步骤：访问布置在一个或多个第一线和第二线交叉的区域中的第一层的多个存储单元，在第一个瓷砖; 访问设置在所述第一瓦片中的一个或多个第一线路和第二线路交叉的区域中的第二层的多个存储器单元; 以及访问所述第一瓦片的多个层的存储单元，以及访问设置在第二瓦片中的多个存储单元。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式