专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明公开

KR1020060099023A 아날로그/디지털 변환기의 오프셋 조절회로 无效
标题翻译：用于控制数字转换器的模拟电路的电路
公开(公告)号：KR1020060099023A
公开(公告)日：2006-09-19
申请号：KR1020050019997
申请日：2005-03-10
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： H03M1/12 , H03M1/10
CPC分类号： H03M1/0621 , H03M1/1023 , H03M1/12 , H03M2201/615 , H03M2201/625
摘要： 본 발명은 아날로그 그래픽 신호를 해상도에 따라 아날로그/디지털 변환기가 정확히 디지털 그래픽신호로 변환할 수 있도록 오프셋 값을 설정한다.
미리 설정된 오프셋 조절용 기준신호를 통과시키는 커플링 콘덴서와, 상기 커플링 콘덴서를 통과한 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기의 출력신호와, 아날로그 그래픽 신호의 해상도에 따라 설정되는 기준 오프셋 값을 비교하고, 비교 결과에 따라 충전 제어신호 또는 방전 제어신호를 선택적으로 발생하는 비교기와, 상기 충전 제어신호 또는 방전 제어신호에 따라 오프셋 전압을 증가 또는 감소시켜 상기 콘덴서에 인가하는 차지 펌프로 구성되는 것으로서 아날로그 그래픽 신호를 해상도에 따라 정확히 10비트 또는 12비트의 디지털 그래픽 신호로 변환하여 평판 표시패널에 표시되는 그래픽 신호의 화질이 향상된다.
ADC.아날로그/디지털 변환, 오프셋, 그래픽신호, 차지펌프

12. 发明公开

KR1020040108557A 아날로그/디지털 변환회로 失效
标题翻译：模拟数字转换器电路，通过使用检测单元，数字转换单元和计算单元将传感器输出精确转换为数字数据
公开(公告)号：KR1020040108557A
公开(公告)日：2004-12-24
申请号：KR1020040036739
申请日：2004-05-24
申请人： 가부시키가이샤 덴소
发明人： 미야케가츠유키 , 아사이도시타카
IPC分类号： H03M1/14
CPC分类号： H03M1/0621 , G01D18/008 , G01F23/0061 , G01F25/0076 , H03M1/12
摘要： PURPOSE: An analog to digital converter circuit is provided to convert accurately sensor outputs to digital data by removing detection errors and a variation of supply voltages from the sensor outputs. CONSTITUTION: A detection unit(R1,R2,R3) detects an output of a sensor provided for determining a state of a target. A digital conversion unit converts sensor outputs to digital data. A calculation unit(30) calculates the digital data on the corrected sensor outputs by correcting detection errors due to the jumper line and includes in the sensor outputs. The detection unit further detects at least one reference sensor outputs having a predetermined level in advance of the conversion of the sensor output to the digital data. The digital conversion unit converts the reference sensor outputs to the digital data. The calculation unit calculates the digital data on the corrected sensor outputs based on the digital data on the reference sensor outputs.
摘要翻译：目的：提供模数转换器电路，通过消除传感器输出的检测误差和电源电压变化，将传感器输出精确转换为数字数据。构成：检测单元（R1，R2，R3）检测用于确定目标状态的传感器的输出。数字转换单元将传感器输出转换为数字数据。计算单元（30）通过校正由于跳线引起的检测误差来计算校正的传感器输出上的数字数据，并且包括在传感器输出中。检测单元进一步在将传感器输出转换成数字数据之前检测至少一个具有预定水平的参考传感器输出。数字转换单元将参考传感器输出转换为数字数据。计算单元基于参考传感器输出上的数字数据来计算校正的传感器输出上的数字数据。

13. 实用新型

KR200359926Y1 디지털-아나로그 변환기의 출력오차 보상회로 失效
标题翻译：数模转换器的输出误差补偿电路
公开(公告)号：KR200359926Y1
公开(公告)日：2004-08-27
申请号：KR2020040004547
申请日：2004-02-18
申请人： 주식회사 지오네트
发明人： 이병관
IPC分类号： H03M1/10
CPC分类号： H03M1/0621 , H03M1/1023 , H03M1/66 , H03M2201/6164 , H03M2201/6372 , H03M2201/639
摘要： 본 고안은 디지털회로에서 아나로그 출력을 내기위해 사용하는 디지털-아나로그 변환기의 출력오차를 보상하기위한 회로에 관한 것이다.
이를 위하여 디지털-아나로그 변환기의 비선형 출력특성을 부분적으로 선형화하는 방법을 제시하였다.
새로 고안된 방식은 디지털-아나로그 변환기의 비선형 출력 구간을 여러 개의 작은 구간으로 나누어 선형화를 하고, 이로부터 얻어진 방정식을 디지털-아나로그 변환기의 출력에 반영 시켜 출력 정밀도를 향상 시킨다.
본 고안은 목표로 하는 디지털-아나로그 변환기 출력정밀도에 대하여, 회로구현 방법, 선형화 방법 및 절차, 선형화 구간을 나누는 방법, 출력정밀도의 평가 방법을 수학적 접근을 통하여 정량화 하고 이를 바탕으로 오차보상회로를 구현한 것에 그 특징이 있다.

14. 发明公开

KR20120060280A Successive approximation register analog digital converter and operation method thereof 审中-公开
标题翻译：连续逼近寄存器模拟数字转换器及其操作方法
公开(公告)号：KR20120060280A
公开(公告)日：2012-06-12
申请号：KR20100121449
申请日：2010-12-01
申请人： KOREA ELECTRONICS TELECOMM
发明人： CHO YOUNG KYUN , JEON YOUNG DEUK , NAM JAE WON , KWON JONG KEE
IPC分类号： H03M1/38
CPC分类号： H03M1/0621 , H03M1/38 , H03M2201/2233 , H03M2201/6107 , H03M2201/622
摘要： PURPOSE: A SAR(Successive Approximation Register) ADC(Analog To Digital Converter) and an operation method thereof are provided to improve an operation speed of analog to digital conversion by optimizing latch movement. CONSTITUTION: An SAR(Successive Approximation Register) ADC(Analog To Digital Converter)(100) improves an operation speed in comparison with a general SAR ADC by using an asynchronous clock signal. The SAR ADC includes a digital conversion unit(110), an asynchronous clock generating circuit(120), and an SAR controller(130). The digital conversion unit changes an analog input voltage in response to a clock signal of the asynchronous clock generating circuit into digital signals. The asynchronous clock generating circuit generates the clock signal for controlling a sampling operation and a digital conversion operation in the digital conversion unit. The SAR controller controls the overall operation of the SAR ADC.
摘要翻译：目的：提供SAR（逐次逼近寄存器）ADC（模数转换器）及其操作方法，通过优化锁存器移动来提高模数转换的操作速度。构成：通过使用异步时钟信号，SAR（逐次逼近寄存器）ADC（模数转换器）（100）可以提高与通用SAR ADC相比的运行速度。 SAR ADC包括数字转换单元（110），异步时钟发生电路（120）和SAR控制器（130）。数字转换单元响应于异步时钟产生电路的时钟信号将模拟输入电压改变成数字信号。异步时钟产生电路产生用于控制数字转换单元中的采样操作和数字转换操作的时钟信号。 SAR控制器控制SAR ADC的整体运行。

15. 发明公开

KR20120005899A Monitoring circuit including adc with high resolution 审中-公开
标题翻译：监控电路，包括高分辨率ADC
公开(公告)号：KR20120005899A
公开(公告)日：2012-01-17
申请号：KR20100066592
申请日：2010-07-09
申请人： LUXPERT TECHNOLOGIES CO LTD
发明人： LEE KYUNG GOO , LEE SEUNG NAM , YOON EUY SIK , YOON BYEONG DON , LIM DONG SUNG , BYUN JAE OH
IPC分类号： H03M1/12
CPC分类号： H03M1/0621 , H03M1/12 , H03M2201/196 , H03M2201/2185 , H03M2201/615 , H03M2201/625
摘要： PURPOSE: A monitoring circuit is provided to support high definition by revising an analog signal or a digital value according to amplitude or offset. CONSTITUTION: A sensor(100) senses the operation parameter of an optoelectronic device to an analog signal. An ADC(analog to digital converter) module(200) changes an analog signal into a digital value. A memory(300) stores a critical value of the operation parameter of the optoelectronic device. A comparator(400) generates a flag according to a comparison result of the critical value. The ADC module revises the analog signal or the digital value according to offset or amplitude of the analog signal. An ADC controller determines a shift coefficient of the digital value and a variable coefficient of the analog signal according to the analog signal.
摘要翻译：目的：提供监控电路，通过根据幅度或偏移量修改模拟信号或数字值来支持高清晰度。构成：传感器（100）将光电器件的操作参数检测为模拟信号。 ADC（模数转换器）模块（200）将模拟信号改变为数字值。存储器（300）存储光电子器件的操作参数的临界值。比较器（400）根据临界值的比较结果生成标志。 ADC模块根据模拟信号的偏移或幅度修改模拟信号或数字值。 ADC控制器根据模拟信号确定数字值的移位系数和模拟信号的可变系数。

16. 发明公开

KR1020100013713A 입력 양자화 효과를 제거하는 방법 有权
标题翻译：排放量的影响方法
公开(公告)号：KR1020100013713A
公开(公告)日：2010-02-10
申请号：KR1020080075344
申请日：2008-07-31
申请人： 동명대학교산학협력단
发明人： 박부견 , 최윤종 , 윤성욱
IPC分类号： H03M1/36
CPC分类号： H03M1/0621 , H03M1/361 , H03M1/38 , H03M2201/2216 , H03M2201/6107
摘要： PURPOSE: A method for eliminating input quantization effect is provided to obtain asymptotic stability of a system by reducing a quantization error without controlling a parameter or adding the hardware. CONSTITUTION: A control value for stabilizing a system is determined when changing a quantization level of the system input within one level(S100). A control value is added to the input of the system(S110). The control value is the integral multiple with a quantization level for maintaining the quantization level to an upper level, a lower level, and a current level.
摘要翻译：目的：提供一种消除输入量化效应的方法，通过在不控制参数或增加硬件的情况下减少量化误差来获得系统的渐近稳定性。构成：在一个级别中改变系统输入的量化级别时，确定稳定系统的控制值（S100）。控制值被添加到系统的输入端（S110）。控制值是具有用于将量化电平维持在较高电平，较低电平和当前电平的量化电平的积分倍数。

17. 发明公开

KR1020080007713A 노이즈에 따라 샘플링 주기를 제어하는 아날로그 디지털변환 장치, 이를 이용한 오디오 기록 장치 및 심박 조율장치 失效
标题翻译：具有可变采样周期的模拟数字转换器，音频记录器和打印机
公开(公告)号：KR1020080007713A
公开(公告)日：2008-01-23
申请号：KR1020060066686
申请日：2006-07-18
申请人： 고려대학교 산학협력단
发明人： 손종필 , 김수원
IPC分类号： H03M1/12
CPC分类号： H03M1/0621 , H03M1/1265 , H03M2201/11 , H03M2201/6121 , H03M2201/64
摘要： An analog to digital converter with a variable sampling period according to a noise level, and an audio recorder and a pacemaker using the same are provided to maintain an SNR(Signal to Noise Ratio) uniformly and to minimize power consumption by reducing the sampling period in the environment with low noise and increasing the sampling period in the environment with high noise. An analog to digital converter with a variable sampling period according to a noise level includes an analog to digital converting unit(110), a noise detecting unit(120), and a clock selecting unit(130). The analog to digital converting unit converts an analog input signal to a digital signal. The noise detecting unit detects the noise ingredients of the digital signal. The clock selecting unit selects one among a plurality of different clock signals according to the noise ingredients and applies the selected clock to the clock input of the analog to digital converting unit.
摘要翻译：提供具有根据噪声电平的可变采样周期的模数转换器，以及使用该数字转换器的音频记录器和起搏器，以均匀地维持SNR（信噪比），并通过减少采样周期来最小化功耗环境噪声低，环境噪声高的采样周期增加。根据噪声电平具有可变采样周期的模数转换器包括模数转换单元（110），噪声检测单元（120）和时钟选择单元（130）。模数转换单元将模拟输入信号转换为数字信号。噪声检测单元检测数字信号的噪声成分。时钟选择单元根据噪声成分选择多个不同时钟信号中的一个，并将所选择的时钟施加到模数转换单元的时钟输入端。

18. 发明授权

KR100695708B1 Ａ/Ｄ 변환기, Ｄ/Ａ 변환기 및 전압원 有权
标题翻译： A / D转换器和D / A转换器和电压源
公开(公告)号：KR100695708B1
公开(公告)日：2007-03-19
申请号：KR1020040077439
申请日：2004-09-24
申请人： 후지쯔 가부시끼가이샤
发明人： 아리무라가즈요시 , 하야가와아쯔시 , 오자와히데끼요
IPC分类号： H03M1/12 , H03M1/10
CPC分类号： H03M1/0621 , H03M1/12 , H03M1/66
摘要： 본 발명은 기준 전압의 정밀도에 상관없이 아날로그 입력 전압을 정확하게 나타내는 디지털치를 취득할 수 있는 A/D 변환기를 제공하는 것을 과제로 한다.
기준 전압 생성 회로(11)는 기준 전압(Vref)을 생성한다. A/D 변환 회로(12)는 아날로그 입력 전압(Vin)을 기준 전압(Vref)과 비교하여 디지털 출력치(Dout)로 변환한다. 실측치 기억 회로(13)는 기준 전압(Vref)의 실측치를 미리 기억하여, 기억하고 있는 실측치를 출력한다. A/D 변환기(10)의 사용자는 A/D 변환 회로(12)로부터의 디지털 출력치(Dout)를 실측 기억 회로(13)로부터의 기준 전압(Vref)의 실측치를 이용하여 보정함으로써, 기준 전압(Vref)의 정밀도에 상관없이 아날로그 입력 전압(Vin)을 정확하게 나타내는 디지털치를 취득할 수 있다.
A/D 변환기, D/A 변환기, 실측치 기억 회로, 온도 정보 유지 회로

19. 发明公开

KR1020070019316A 아날로그 디지털 변환기의 오차보정장치 无效
标题翻译：模拟数字转换器纠错装置
公开(公告)号：KR1020070019316A
公开(公告)日：2007-02-15
申请号：KR1020050074151
申请日：2005-08-12
申请人： 엘지전자 주식회사
发明人： 홍경철
IPC分类号： H03M1/06 , H03M1/12
CPC分类号： H03M1/0621 , H03M1/1019 , H03M1/1042 , H03M2201/6164 , H03M2201/6327
摘要： 본 발명은 아날로그 디지털 변환기의 오차를 보정하기 위한 아날로그 디지털 변환기의 오차보정장치에 관한 것이다. 본 발명은, 아날로그 신호를 입력받는 입력신호 스위칭부; 상기 입력신호 스위칭부로 입력된 아날로그 신호를 디지털 신호로 변환시키는 ADC부; 상기 ADC부에서 변환된 신호를 처리하여 소정의 영상신호를 구현하고, ADC조정용 표준영상신호를 출력하는 신호처리부; 상기 신호처리부로부터 출력된 ADC조정용 표준영상신호를 저장하고, 이를 상기 입력신호 스위칭부에 제공하는 메모리부를 포함하는 것을 특징으로 한다. 상기 ADC조정용 표준영상신호는 소정의 ADC조정용 비디오 패턴을 포함한다. 상기 메모리부는 CF, XD, SD, MMC, SMC 또는 스틱형 중 적어도 어느 하나의 메모리 카드 형태로 구성된다. 따라서, ADC의 오차 보정을 위한 표준영상신호를 메모리에 저장하여 사용함으로써, 종래의 비디오 패턴 제너레이터와 같은 고가의 계측기를 사용하지 않음으로, 기기를 조작할 필요가 없고, 비용이 절감된다.
TV, 영상, ADC, 아날로그, 디지털, 변환, 오차, 보정, 신호

20. 发明公开

KR1020050032810A 자동 이득 제어 루프를 위한 온도 보상 장치 无效
标题翻译：用于自动增益控制环的温度补偿装置
公开(公告)号：KR1020050032810A
公开(公告)日：2005-04-08
申请号：KR1020030068780
申请日：2003-10-02
申请人： 삼성전자주식회사
发明人： 김승환 , 박형원
IPC分类号： H04B1/40
CPC分类号： H03M1/0621 , H03G3/3068 , H03M1/185
摘要： A temperature compensation device for an AGC(Automatic Gain Control) loop is provided to control gains of elements according to temperature, and to carry out a temperature compensation process, thereby exactly perceiving receiving signals while exactly controlling the gains of each element in accordance strength of the receiving signals. A receiving unit comprises as follows. An LNA(301) low noise-amplifies receiving signals received from an antenna. A BPF(302) filters usage signal bands. A frequency mixer(303) demodulates the receiving signals supplied from the BPF(302). An ADC(304) converts analog signals into digital signals. A DVGA(Digital Variable Gain Amplifier)(305) variably controls amplification gains of the receiving signals. An energy detector(306) measures strength of the receiving signals. A gain determiner(308) generates gain control signals.
摘要翻译：提供用于AGC（自动增益控制）环路的温度补偿装置，以根据温度控制元件的增益，并执行温度补偿处理，从而精确地感知接收信号，同时精确地控制每个元件的增益，接收信号。接收单元包括如下。 LNA（301）低噪声放大从天线接收的信号。 BPF（302）过滤使用信号频带。混频器（303）解调从BPF（302）提供的接收信号。 ADC（304）将模拟信号转换为数字信号。 DVGA（数字可变增益放大器）（305）可变地控制接收信号的放大增益。能量检测器（306）测量接收信号的强度。增益确定器（308）产生增益控制信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式