专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100657755B1 연산증폭기 失效
标题翻译：运算放大器
公开(公告)号：KR100657755B1
公开(公告)日：2006-12-19
申请号：KR1020050020742
申请日：2005-03-11
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： H03F3/45
摘要： OOB(Out Of Band) QPSK(Quadrature Phase Shift Keying)용 튜너부에서 수신되어 PGA(Programmable Gain Amplifier)가 증폭한 아날로그 신호를 완충증폭하여 ADC(Analog to Digital Converter)로 입력하는 연산증폭기를 제공한다.
정전류원과, 정전류원에 의해 정전류가 흐르면서 플러스 및 마이너스 입력단자의 신호를 차동 입력하는 차동 입력부와, 차동 입력부가 차동 입력한 신호를 캐스코드 증폭하는 폴디드 캐스코드 증폭기와, 폴디드 캐스코드 증폭기의 출력신호를 증폭하여 플러스 출력단자 및 마이너스 출력단자로 출력하는 출력 증폭기와, 플러스 출력단자 및 마이너스 출력단자의 출력신호의 중점전압을 발생하는 중점전압 발생부와, 중점전압 발생부가 발생한 중점전압과 미리 설정된 기준전압의 차를 검출하고, 검출한 전압에 따라 폴디드 캐스코드 증폭기의 증폭이득을 조절하는 스태틱 공통모드 궤환부로 구성되어 고속의 연속적인 아날로그 신호를 정확히 완충 증폭하고, 낮은 전원전압을 사용하고, 높은 이득으로 입력신호를 처리하는 교류특성이 우수하며, 버퍼링 능력이 우수하고, 잡음이 발생하지 않는다.
연산증폭기, 버퍼, 스태틱 공통모드 궤환부, 폴디드 캐스코드 증폭기

2. 发明公开

KR1020060097501A 샘플링/홀딩 증폭기 无效
标题翻译：采样和保持放大器
公开(公告)号：KR1020060097501A
公开(公告)日：2006-09-14
申请号：KR1020050020743
申请日：2005-03-11
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： H03F3/45
CPC分类号： H03F3/45192 , G09G3/3275 , H03F1/223
摘要： 아날로그 영상신호를 샘플링하여 콘덴서에 홀딩 및 증폭할 경우에 콘덴서에 홀딩된 아날로그 영상신호를 빠른 속도로 안정화시킨다.
입력단자로 입력되는 아날로그 영상신호를 샘플링 기간동안 충전하여 샘플링하는 제 1 콘덴서와, 상기 제 1 콘덴서에 저장된 아날로그 영상신호를 홀딩/증폭기간동안 분할 저장하는 제 2 콘덴서와, 상기 제 2 콘덴서가 입력단자와 출력단자의 사이에 궤환용으로 접속되어 상기 샘플링한 아날로그 영상신호를 증폭하는 증폭기와, 상기 제 1 및 제 2 콘덴서 사이의 전압을 증폭하는 안정화용 증폭기와, 상기 안정화용 증폭기의 출력신호를 상기 제 1 콘덴서로 궤환시켜 제 1 콘덴서에 샘플링된 상기 아날로그 영상신호를 안정화시키는 전송 게이트를 구비하여 제 1 콘덴서에 홀딩된 아날로그 영상신호를 빠른 속도로 안정화시키고, 아날로그 영상신호를 정확히 디지털 영상신호로 변환할 수 있도록 하여 왜곡이 발생되지 않도록 한다.
ADC, 샘플링/홀딩,

3. 发明公开

KR1020050108653A 케이블 ＴＶ 수신용 ＯＯＢＱＰＳＫ칩에 사용된프로그래머블 이득 증폭기 无效
标题翻译：可编程增益放大器用于电缆电视的OOB QPSK芯片
公开(公告)号：KR1020050108653A
公开(公告)日：2005-11-17
申请号：KR1020040033607
申请日：2004-05-12
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： H03F3/183
CPC分类号： H03G1/0023 , H03F1/34 , H03F2200/63 , H03G1/0029 , H03G3/3052
摘要： 상기와 같은 목적을 이루기 위해 본 발명은 케이블 TV 수신용 OOB QPSK칩에 사용된 프로그래머블 이득 증폭기에 있어서,
n개의 입력과 2
n 개의 출력을 가지며, 액티브 하이(active-high)신호를 내보내는 디코더; 상기 디코더의 액티브 하이신호에 의해 해당하는 모스트랜지스터만이 온(ON)되어 직렬로 연결된 저항의 개수를 결정하는 저항 개수 결정부; 비반전(+)단자에 정(Positive)신호가 입력되고, 반전(-)단자에 상기 저항 개수 결정부의 출력신호가 입력되며, 상기 반전(-)단자와 출력단자 사이에 궤환(Feedback)저항이 설치되는 제 1증폭부; 비반전(+)단자에 부(Negative)신호가 입력되고, 반전(-)단자에 상기 저항 개수 결정부의 출력신호가 입력되며, 상기 반전(-)단자와 출력단자 사이에 궤환(Feedback)저항이 설치되는 제 2증폭부; 및 상기 제 1증폭부와 상기 제 2증폭부의 출력신호를 입력으로 하고, 입력신호의 위상을 반전시키는 버퍼부를 포함하는 것을 특징으로 한다.

4. 发明公开

KR1020050103541A 클럭 부스팅을 이용한 아날로그-디지털 변환기 无效
标题翻译：使用时钟启动的模拟数字转换器
公开(公告)号：KR1020050103541A
公开(公告)日：2005-11-01
申请号：KR1020040028735
申请日：2004-04-26
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： H03M1/12
CPC分类号： H03M1/1245 , H03M1/0695 , H03M1/168
摘要： 본 발명은 아날로그-디지털 변환기에 관한 것으로, 클럭 부스팅을 이용하여 아날로그 입력신호를 샘플링하는 샘플-앤-홀드 증폭기와, 상기 샘플-앤-홀드 증폭기에 의해 샘플링된 신호를 수신하고 이를 복수 비트의 제 1디지털 출력 코드로 변환하는 제1 아날로그-디지털 변환기와, 상기 샘플-앤-홀드 증폭기에 의해 샘플링된 신호를 수신하여 저장하고 저장된 신호와 상기 제 1디지털 출력 코드에 상응하는 아날로그 신호간의 차이를 증폭하여 출력하는 다중 디지털-아날로그 변환기와, 상기 다중 디지털-아날로그 변환기의 출력신호를 수신하고 이를 복수 비트의 제 2디지털 출력 코드로 변환하는 제 2 아날로그-디지털 변환기 및 상기 제 1디지털 출력 코드 및 상기 제 2디지털 출력 코드를 수신하고 상기 제1디지털 출력 코드의 소정의 비트와 상기 제 2디� �털 출력 코드의 소정의 비트를 중첩시키고 중첩되는 비트를 제외한 나머지 비트들을 최종 디지털 출력 코드로서 출력하는 디지털 교정회로를 포함한다.

5. 发明公开

KR1020020095739A 디지탈/아날로그변환기 无效
标题翻译：数字/模拟转换器
公开(公告)号：KR1020020095739A
公开(公告)日：2002-12-28
申请号：KR1020010033925
申请日：2001-06-15
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： H03M1/66
CPC分类号： H03M1/661 , H03M1/0607
摘要： PURPOSE: A digital/analog convertor is provided to create a desired analog signal by varying an offset voltage of a signal outputted by the digital/analog conversion. CONSTITUTION: A digital/analog converter includes a decoder(10) for receiving N bits of data and for decoding the received N bit data, a current cell(20) for outputting a current generated by a decoding signal and a bias voltage outputted from the decoder(10), a bias block(30) for applying the bias voltage to the current cell(20), a controller(100) for outputting a control current to vary an offset of the output voltage and an output block(40) for outputting the offset voltage by adding the current outputted from the current cell(20) and the control current of the controller(100).
摘要翻译：目的：提供数字/模拟转换器，通过改变由数字/模拟转换输出的信号的偏移电压来创建所需的模拟信号。构成：数字/模拟转换器包括用于接收N位数据并用于解码接收的N位数据的解码器（10），用于输出由解码信号产生的电流的当前单元（20）和从解码器（10），用于向当前单元（20）施加偏置电压的偏置块（30），用于输出控制电流以改变输出电压的偏移的控制器（100）和用于通过将从当前单元（20）输出的电流和控制器（100）的控制电流相加来输出偏移电压。

6. 发明授权

KR101049110B1 ＤＴＭＦ톤을 출력하는 이동 단말기 및 이동 단말기를통해 출력되는 ＤＴＭＦ톤을 이용하여 전화 거는 방법 有权
公开(公告)号：KR101049110B1
公开(公告)日：2011-07-14
申请号：KR1020040007037
申请日：2004-02-03
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： H04B1/40
摘要： 본 발명은 이동 단말기의 전화번호부에 저장된 상대방 중 하나의 상대방이 선택되면 선택된 상대방의 전화번호를 DTMF톤으로 출력하는, DTMF톤을 출력하는 이동 단말기 및 이동 단말기를 통해 출력되는 DTMF톤을 이용하여 전화 거는 방법에 관한 것이다.
이를 위하여 본 발명은, 전화번호부에 저장된 상대방 중 하나의 상대방이 선택된 후, DTMF톤 발생을 위한 키가 입력됨에 따라 상기 상대방 전화번호에 대해 순차적으로 DTMF톤을 발생시키는 DTMF톤 발생부와, 상기 DTMF톤을 출력하는 스피커를 포함하는 이동 단말기를 제공하며, 따라서 이동 단말기의 전화번호부에서 검색한 전화번호를 LCD를 통해 확인하면서 유선 전화기의 다이얼을 누르는 불편함이 감소된다.

DTMF톤, 다이얼

7. 发明授权

KR100691127B1 방송신호 수신회로 失效
标题翻译：广播信号接收电路
公开(公告)号：KR100691127B1
公开(公告)日：2007-03-09
申请号：KR1020050016158
申请日：2005-02-25
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： H04N7/015
摘要： IF 신호를 샘플링 및 홀딩하여 디지털 신호로 변환하면서 IF 신호에 실려있는 아날로그 전송신호를 추출하고, IF 신호를 샘플링할 경우에 임피던스가 변화되지 않도록 한다.
채널 선택신호에 따라 소정 채널의 텔레비전 방송신호를 수신하여 소정 주파수의 IF 신호로 출력하는 튜너부와, 상기 IF 신호를 샘플링 및 홀딩하기 위한 소정 주파수의 발진신호를 발생하는 발진기와, 상기 발진기의 발진신호에 따라 상기 IF 신호를 샘플링 및 홀딩하여 아날로그 전송신호를 추출하고 추출한 아날로그 전송신호를 디지털 신호로 변환하는 아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기에서 출력되는 디지털 전송신호를 처리하는 DSP를 구비하는 것으로 별도의 혼합기를 사용하지 않고, IF 신호에서 아날로그 전송신호를 추출하며, 잡음의 발생을 줄인다.
VSB/QAM, 디지털텔레비전방송, IF신호, 샘플홀드회로,

8. 发明公开

KR1020060099333A 기준전압 공급회로 有权
标题翻译：用于提供参考电压的电路
公开(公告)号：KR1020060099333A
公开(公告)日：2006-09-19
申请号：KR1020050020726
申请日：2005-03-11
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： G09G3/20 , H03M1/02 , G05F3/02
CPC分类号： H03M1/0609 , H03M1/167
摘要： 기준최고전압 및 기준최저전압을 발생하기 위한 제 1 기준전압 및 제 2 기준전압의 레벨이 변동되어도 안정된 기준최고전압 및 기준최저전압을 발생하여 파이프라인 ADC(Analog to Digital Converter)에 공급한다.
제 1 기준전압 및 궤환 기준최고전압을 연산 증폭하는 제 1 연산증폭기와, 제 2 기준전압 및 궤환 기준최저전압을 연산 증폭하는 제 2 연산증폭기와, 상기 제 1 및 제 2 연산증폭기의 출력신호에 따라 상기 궤환 기준최고전압 및 궤환 기준최저전압을 발생하여 상기 제 1 및 제 2 연산증폭기로 궤환시키는 궤환 기준전압 발생부와, 상기 제 1 및 제 2 연산증폭기의 출력신호에 따라 기준 최고전압 및 기준 최저전압을 발생하는 기준전압 발생부를 구비하여 제 1 및 제 2 기준전압이 변동될 경우에 궤환되는 궤환 기준최고전압 및 궤환 기준최저전압이 함께 변동되어 제 1 및 제 2 연산증폭기의 출력신호 레벨이 일정하게 유지되고, 기준전압 발생부에서 안정된 기준 최고전압 및 기준 최저전압을 발생한다.
파이프라인 ADC, 기준최고전압, 기준최저전압, 디지털 변환,

9. 发明公开

KR1020060099331A 동기신호 검출회로 无效
标题翻译：用于检测同步信号的电路
公开(公告)号：KR1020060099331A
公开(公告)日：2006-09-19
申请号：KR1020050020720
申请日：2005-03-11
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： H04N5/04 , H04N5/18
CPC分类号： H04N5/04 , G01R19/16566 , H03F3/45 , H03M1/1295
摘要： 입력되는 다양한 아날로그 영상신호에서 간단히 동기신호를 검출하는 동기신호 검출회로를 제공한다.
클램핑 기준전압을 출력하는 클램핑 기준전압 출력수단과, 상기 클램핑 기준전압 출력수단이 출력하는 클램핑 기준전압이 충전되고, 입력되는 아날로그 영상신호에서 동기신호가 포함되어 있는 복합신호의 레벨을 상기 클램핑 기준전압으로 클램핑시키는 콘덴서와, 동기신호 검출의 기준전압 발생을 제어하는 제어부와, 상기 제어부의 제어에 따라 동기신호 검출의 기준전압을 발생하는 동기검출 기준전압 발생수단과, 상기 콘덴서를 통과하면서 클램핑 기준전압으로 클램핑된 복합신호와 상기 동기검출 기준전압 발생수단이 발생한 동기검출 기준전압을 비교하여 동기신호를 추출하는 비교기로 구성된다.
동기신호. PDP, LCD, 클램핑, 복합신호,

10. 发明公开

KR1020060099328A 입력신호 처리회로 无效
标题翻译：加工输入信号电路
公开(公告)号：KR1020060099328A
公开(公告)日：2006-09-19
申请号：KR1020050020715
申请日：2005-03-11
申请人： 엘지전자 주식회사
发明人： 이우열
IPC分类号： G09G3/20 , G09G3/30 , G09G3/36 , G09G3/296
CPC分类号： G09G3/296 , G09G2300/0828 , G09G2310/0291 , H03F2203/45122 , H03M1/1295
摘要： 다양한 종류의 입력 아날로그 영상신호에 대하여 클램핑 레벨을 정확히 설정하고, 디지털 신호로 변환할 수 있는 입력신호 처리회로를 제공한다.
입력 아날로그 영상신호의 선택신호에 해당되는 소정 레벨의 디지털 기준전압을 출력하는 기준전압 출력부와, 상기 기준전압 출력부가 출력하는 디지털 기준전압을 아날로그 기준전압으로 변환하는 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기가 출력하는 기준전압을 클램핑신호에 따라 출력하는 클램핑신호 출력수단과, 상기 클램핑신호 출력수단이 출력하는 기준전압이 충전되고, 입력되는 아날로그 영상신호의 레벨을 상기 충전된 기준전압의 레벨로 클램핑시키는 콘덴서와, 상기 디지털/아날로그 변환기가 출력하는 기준전압을 기준으로 상기 콘덴서를 통과하면서 기준전압의 레벨로 클램핑된 아날로그 영상신호를 디지털 신호로 변환하는 아날로그/디지털 변환기로 구성되는 것으로 아날로그 영상신호를 정확히 디지털 신호로 변� ��하여 평판 표시패널에 표시되는 영상의 화질이 향상되는 효과가 있다.
버퍼, 영상신호, 클램핑, 디지털 변환, 평판표시패널

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式