专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明公开

KR1020170038765A 반도체 디바이스의 텅스텐 합금 审中-实审
标题翻译：半导体器件的钨合金
公开(公告)号：KR1020170038765A
公开(公告)日：2017-04-07
申请号：KR1020167035978
申请日：2014-07-25
申请人： 인텔 코포레이션
发明人： 카오,양 , 초두리,아큼샤에스타지르 , 그루네스,제프
IPC分类号： H01L21/288 , H01L21/768 , H01L23/532
CPC分类号： H01L23/53261 , H01L21/288 , H01L21/76843 , H01L21/76849 , H01L21/76877 , H01L23/53209 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要： 코발트, 텅스텐및 붕소를포함하는도전성합금및 니켈, 텅스텐및 붕소를포함하는도전성합금이설명된다. 이러한합금은예를들어, 금속인터커넥트를형성하는데 사용될수 있고, 전통적인구리또는구리합금인터커넥트를위한라이너층으로서사용될수 있고, 캡핑층으로서작용할수 있다. 코발트-텅스텐및 니켈텅스텐합금은무전해공정을사용하여퇴적될수 있다.
摘要翻译：描述包括钴，钨和硼的导电合金以及包括镍，钨和硼的导电合金。例如，这种合金可以用于形成金属互连，并且可以用作常规铜或铜合金互连的衬垫层，并且可以充当覆盖层。钴 - 钨和镍 - 钨合金可以使用无电镀工艺沉积。

12. 发明公开

KR1020160142357A 코발트 CVD 审中-实审
标题翻译： CVD COBALT CVD
公开(公告)号：KR1020160142357A
公开(公告)日：2016-12-12
申请号：KR1020167030678
申请日：2015-03-26
申请人： 엔테그리스, 아이엔씨.
发明人： 바움토머스에이치 , 배틀스코트엘 , 피터스데이비드더블유 , 첸필립에스에이치
IPC分类号： C23C16/18 , C23C16/56 , H01L21/285 , H01L21/768 , H01L23/532 , C07F15/06 , C07F19/00
CPC分类号： H01L21/28562 , C07F15/06 , C23C16/06 , C23C16/18 , C23C16/455 , C23C16/56 , H01L21/28556 , H01L21/28568 , H01L21/321 , H01L21/76843 , H01L21/76849 , H01L21/76864 , H01L21/76873 , H01L23/53257 , H01L2924/0002 , H01L2924/00 , C07F19/00
摘要： CCTBA, CCTMSA 및 CCBTMSA 중에서선택된코발트전구체를휘발시켜전구체증기를형성하고; 기판상에 (i) 고순도저저항률코발트또는 (ii) 열어닐링에의해어닐링되어고순도저저항률코발트를형성할수 있는코발트를증착시키기에효과적인증기증착조건하에전구체증기를기판과접촉시키는것을포함하는코발트증착방법이제공된다. 이러한코발트증착방법은, 증착된코발트가전극, 캡핑층, 캡슐화층, 확산층, 또는상부의금속을전기도금하기위한시드를형성하는것인제조물품, 예를들어반도체장치, 평판표시장치, 또는태양광패널의제조에사용될수 있다.
摘要翻译：钴沉积工艺，包括：挥发选自CCTBA，CCTMSA和CCBTMSA的钴前体，以形成前体蒸气; 以及在有效沉积在基底上的气相沉积条件（i）高温，低电阻率的钴或（ⅱ）可通过热退火退火以形成高纯度的低电阻率钴的钴的（ⅱ）钴的气相沉积条件下将前体蒸汽与基底接触。这种钴沉积工艺可用于制造其中沉积的钴形成其上的金属的电极，封盖层，封装层，扩散层或晶种的产品，例如半导体器件，平板显示器或太阳能面板。

13. 发明公开

KR1020160141875A 자기 정렬 캡의 형성 방법 및 장치 审中-实审
公开(公告)号：KR1020160141875A
公开(公告)日：2016-12-09
申请号：KR1020167033745
申请日：2011-11-04
申请人： 인텔 코포레이션
发明人： 보야노브,보얀 , 싱흐,칸왈지트
IPC分类号： H01L23/532 , H01L21/768 , H01L23/485 , H01L23/528
CPC分类号： H01L23/53238 , H01L21/76802 , H01L21/7684 , H01L21/76849 , H01L21/7685 , H01L21/76879 , H01L21/76883 , H01L23/485 , H01L23/5226 , H01L23/528 , H01L23/53209 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 기판위 유전체층내의적어도하나의전도성라인이리세싱되어채널이형성된다. 상기채널은상기전도성라인에자기정렬된다(self-aligned). 상기채널은억제제(inhibitor)를포함하는화학물질을이용하여상기전도성라인을미리정해진깊이로에칭함으로써형성되어결정학적배향(crystallographic orientation)과관계없이에칭의균일성을제공할수 있다. 상기채널내의상기리세싱된전도성라인상에전자이동을방지하는캐핑층(capping layer)이퇴적된다. 상기채널은상기전도성라인의폭 내에상기캐핑층을포함하도록구성된다.

14. 发明公开

KR1020160117541A 구리 확산을 막기 위한 유전체/금속 배리어 집적 审中-实审
标题翻译： /电介质/金属屏障整合以防止铜扩散
公开(公告)号：KR1020160117541A
公开(公告)日：2016-10-10
申请号：KR1020167024035
申请日：2015-01-16
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 렌,헤 , 나이크,메훌비. , 카오,용 , 셱,메이-이 , 쳉,야나 , 케사프라가다,스리랑가사이브이.
IPC分类号： H01L21/768 , H01L23/532 , H01L21/02 , H01L21/285
CPC分类号： H01L23/53238 , H01L21/02178 , H01L21/02266 , H01L21/28556 , H01L21/28562 , H01L21/76834 , H01L21/76843 , H01L21/76849 , H01L21/7685 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 반도체디바이스들에서사용하기위한배선구조(interconnect structure) 및이를제조하기위한방법이설명된다. 방법은, 진공프로세싱챔버에기판을배치하는단계를포함한다. 기판은노출된구리표면및 노출된저-k 유전체표면을갖는다. 금속층이구리표면위에형성되지만, 저-k 유전체표면위에는형성되지않는다. 금속-기반유전체층이금속층 및저-k 유전체층 위에형성된다.
摘要翻译：描述了用于半导体器件的互连结构及其制造方法。该方法包括将基板定位在真空处理室中。衬底具有暴露的铜表面和暴露的低k电介质表面。在铜表面上形成金属层，但不在低k电介质表面上。在金属层和低k电介质层上形成金属基介电层。

15. 发明公开

KR1020160100711A 확산 방지층을 포함하는 층 구조물 및 그 제조방법 审中-实审
标题翻译：包含扩展障碍层的层结构及其制造方法
公开(公告)号：KR1020160100711A
公开(公告)日：2016-08-24
申请号：KR1020150023540
申请日：2015-02-16
申请人： 삼성전자주식회사
发明人： 송현재 , 남승걸 , 조연주 , 박성준 , 신현진 , 이재호
IPC分类号： H01L21/28 , H01L21/3205 , H01L49/02 , H01L29/16 , C01B31/04
CPC分类号： H01L23/53209 , H01L21/76843 , H01L21/76846 , H01L21/76849 , H01L21/76852 , H01L23/5226 , H01L21/28247 , C01B32/20 , H01L21/3205 , H01L28/57 , H01L29/1606
摘要： 그래핀성장분석법에관해개시되어있다. 개시된방법은기판상에 2D 물질을형성한다음, 결함을탐지하기위한물질(결함을표시하기위한물질)을 2D 물질의결함상에증착시키고, 상기탐지물질이증착된 2D 물질의이미지를획득하거나상기탐지물질의맵 좌표를획득하고, 획득한이미지나맵 좌표를처리한다. 이러한방법에서상기탐지물질은원자층증착이나화학기상증착을이용하여상기 2D 물질결함상에증착시킬수 있다. 상기탐지물질은유기물질또는무기물질일수 있다. 상기유기물질과상기무기물질은금속, 반도체또는유전체일수 있다. 상기유전체는산화물일수 있다. 상기탐지물질이증착된 2D 물질의이미지는 TEM, SEM, CD-SEM 또는 OM으로촬영하여획득할수 있다.
摘要翻译：公开了一种用于分析石墨烯生长的方法。该方法包括：在衬底上形成2D材料; 在2D材料的缺陷上沉积用于检测作为用于指示缺陷的材料的缺陷的材料的材料; 获得沉积有缺陷检测材料的2D材料的图像，或者获得用于检测缺陷的材料的地图坐标; 并处理所获得的图像或地图坐标。在这种方法中，通过使用原子层沉积（ALD）或化学气相沉积（CVD），用于检测缺陷的材料可以沉积在2D材料的缺陷上。用于检测缺陷的材料可以是无机或有机材料。无机或有机材料可以是金属，半导体或电介质。电介质可以是氧化物。可以使用TEM，SEM，CD-SEM或OM获得其上沉积有缺陷的材料的2D材料的图像。

16. 发明公开

KR1020160066899A 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법 审中-实审
标题翻译：制造具有结构和互连结构的半导体器件的方法
公开(公告)号：KR1020160066899A
公开(公告)日：2016-06-13
申请号：KR1020140172284
申请日：2014-12-03
申请人： 삼성전자주식회사
发明人： 시우용콩 , 박성호
IPC分类号： H01L21/3205 , H01L21/28
CPC分类号： H01L21/76844 , H01L21/76847 , H01L21/76849 , H01L21/76879 , H01L23/5226 , H01L23/53238 , H01L23/53266 , H01L21/3205 , H01L21/28 , H01L21/32051
摘要： 하부층간절연층, 및상기하부층간절연층과공면을갖는전도성베이스구조체를형성하고, 상기하부층간절연층 및상기베이스구조체를덮는중간층간절연층을형성하고, 상기중간층간절연층을수직으로관통하여상기베이스구조체의상면을노출시키는비아홀 및상기비아홀과수직으로정렬하는배선트렌치를형성하고, 상기비아홀의측벽상의비아배리어층, 및상기배선트렌치의바닥면 및측벽상의배선배리어층을형성하되, 상기비아배리어층은상기베이스구조체의상기상면상에형성되지않고, 상기비아배리어층 상에상기비아홀을채우는비아플러그를형성하고, 상기배선트렌치의바닥면 및측벽상의상기배선배리어층 및상기비아플러그의상면상에씨드층을형성하고, 상기씨드층 상에배선전극을형성하고, 및상기배선전극상에배선캡핑층을형성하는것을포함하는반도체소자제조방법이설명된다.
摘要翻译：本发明涉及具有通孔结构和布线结构的半导体器件的制造方法。该制造方法包括以下步骤：形成具有下层绝缘层和共面表面的导电基底结构到下层绝缘层; 形成覆盖下层绝缘层和基体结构的中间层绝缘层; 形成布置沟槽，其布置通过垂直贯穿中间层绝缘层和通孔而露出基部结构的上表面的通孔; 形成通孔，其填充通孔阻挡层上的通孔，该通孔在通孔的侧壁和通孔阻挡层的侧壁和底表面上形成布线阻挡层，而不形成通孔阻挡层在基部结构的上表面上; 在布线沟槽的侧壁和底表面上的通孔插塞和布线阻挡层的上表面上形成种子层; 在种子层上形成布线电极; 以及在所述布线电极上形成布线覆盖层。本发明的目的是提供一种具有通孔结构和布线结构的半导体器件的制造方法。

17. 发明授权

KR101629117B1 자기 정렬 캡의 형성 방법 및 장치 有权
标题翻译：用于形成自对准盖的方法和装置
公开(公告)号：KR101629117B1
公开(公告)日：2016-06-09
申请号：KR1020147015212
申请日：2011-11-04
申请人： 인텔 코포레이션
发明人： 보야노브,보얀 , 싱흐,칸왈지트
IPC分类号： H01L21/28
CPC分类号： H01L23/53238 , H01L21/76802 , H01L21/7684 , H01L21/76849 , H01L21/7685 , H01L21/76879 , H01L21/76883 , H01L23/485 , H01L23/5226 , H01L23/528 , H01L23/53209 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 기판위유전체층내의적어도하나의전도성라인이리세싱되어채널이형성된다. 상기채널은상기전도성라인에자기정렬된다(self-aligned). 상기채널은억제제(inhibitor)를포함하는화학물질을이용하여상기전도성라인을미리정해진깊이로에칭함으로써형성되어결정학적배향(crystallographic orientation)과관계없이에칭의균일성을제공할수 있다. 상기채널내의상기리세싱된전도성라인상에전자이동을방지하는캐핑층(capping layer)이퇴적된다. 상기채널은상기전도성라인의폭 내에상기캐핑층을포함하도록구성된다.
摘要翻译：衬底上的介电层中的至少一条导线凹陷以形成沟道。通道与导线自对准。所述信道是使用含有抑制剂（抑制剂）通过蚀刻所述导电线，以预定的深度可以提供在蚀刻的均匀性，而不管结晶取向（晶体取向）的形成的化学物质。覆盖层沉积在沟道中的凹陷导线上以防止电子迁移。沟道被配置为在导电线的宽度内包括覆盖层。

18. 发明授权

KR101625811B1 자가 정렬된 콘택 有权
公开(公告)号：KR101625811B1
公开(公告)日：2016-05-30
申请号：KR1020157016332
申请日：2010-12-07
申请人： 인텔 코포레이션
发明人： 보마크티 , 가니타히르 , 라할-오라비나디아엠 , 조시수바시 , 슈타이거왈드조셉엠 , 클라우스제이슨더블유 , 황잭 , 맥키윅즈라이언
IPC分类号： H01L29/78
CPC分类号： H01L21/76897 , H01L21/28123 , H01L21/28229 , H01L21/28255 , H01L21/283 , H01L21/28562 , H01L21/31105 , H01L21/76802 , H01L21/76831 , H01L21/76849 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L23/535 , H01L29/0847 , H01L29/16 , H01L29/42364 , H01L29/456 , H01L29/495 , H01L29/4966 , H01L29/512 , H01L29/517 , H01L29/518 , H01L29/66477 , H01L29/665 , H01L29/66545 , H01L29/6656 , H01L29/78 , H01L29/785 , H01L2029/7858 , H01L2924/0002 , H01L2924/00
摘要： 트랜지스터는기판, 기판상의스페이서의쌍, 기판상 및스페이서의쌍 사이의유전체층, 게이트유전체층상 및스페이서의쌍 사이의게이트전극층, 게이트전극층상 및스페이서의쌍 사이의절연캡층과, 스페이서의쌍에인접한확산영역의쌍을포함한다. 절연캡층은에칭중단구조를형성하고이는게이트에대해자가정렬되고콘택에칭이게이트전극을노출시키는것으로부터방지하며, 이렇게함으로써게이트와콘택사이의단락을방지한다. 절연캡층은자가정렬된콘택이, 더넓은콘택의초기패터닝을허용하는것을가능하게하고이는패터닝제한에대해더 강건하다.

19. 发明公开

KR1020160036070A 반도체 응용을 위한 양전성 금속 포함 층 有权
标题翻译：用于半导体应用的电镀金属包含层
公开(公告)号：KR1020160036070A
公开(公告)日：2016-04-01
申请号：KR1020167006802
申请日：2011-09-29
申请人： 인텔 코포레이션
发明人： 로메로,패트리시오이. , 클렌데닝,스콧비.
IPC分类号： H01L21/285 , H01L21/768 , H01L23/522 , H01L23/528 , H01L29/04 , H01L29/06 , H01L29/16 , H01L29/161 , H01L29/201 , H01L29/45
CPC分类号： H01L21/28556 , C23C16/30 , C23C16/42 , H01L21/28506 , H01L21/28562 , H01L21/28575 , H01L21/76843 , H01L21/76849 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L23/53266 , H01L29/04 , H01L29/0673 , H01L29/16 , H01L29/161 , H01L29/201 , H01L29/42392 , H01L29/45 , H01L29/49 , H01L29/4916 , H01L29/495 , H01L29/4966 , H01L29/4975 , H01L29/51 , H01L29/518 , H01L29/66522 , H01L29/66568 , H01L29/775 , H01L29/78 , H01L29/785 , H01L29/78696 , H01L2924/0002 , H01L2924/00
摘要： 본발명의실시형태는 ALD(atomic layer deposition) 및/또는 CVD(chemical vapor deposition) 공정을통해양전성금속을포함하는층을형성하는방법, 하나이상의양전성금속을포함하는층, 및하나이상의양전성금속을포함하는층을포함하는반도체장치를제공한다. 본발명의실시형태에서, 층들은박막또는초박막(두께가 100 Å미만인막) 및/또는등각막이다. 하나이상의양전성금속을포함하는금속층들을포함하는, 트랜지스터장치, 금속인터커넥트, 및컴퓨팅장치가추가로제공된다.
摘要翻译：本发明的实施方案提供了通过ALD（原子层沉积）和/或CVD（化学气相沉积）工艺形成包含正电性金属的层的方法，包括一种或多种正电性金属的层以及包含一种或多种正电性金属的层的半导体器件。在本发明的实施方案中，这些层是薄的或超薄的（薄膜小于100（厚度超过（）}）和/或保形膜。另外提供的是晶体管器件，金属互连和包括包含一种或多种正电性金属的金属层的计算器件。

20. 发明公开

KR1020160030326A 캡 층을 갖는 기판에 대한 증착후 세정 방법 및 제제 有权
标题翻译：具有CAP层的底物的沉积后清洗方法和配方
公开(公告)号：KR1020160030326A
公开(公告)日：2016-03-16
申请号：KR1020167005186
申请日：2008-12-20
申请人： 램 리써치 코포레이션
发明人： 콜리치어르투르 , 리스졘 , 아루나기리티루히라팔리 , 티윌리엄
IPC分类号： C11D7/32 , H01L21/02 , H01L21/768 , C11D7/50 , C11D11/00
CPC分类号： H05K3/0085 , C11D7/3209 , C11D11/0047 , H01L21/02068 , H01L21/76849 , H01L21/76861
摘要： 본발명의일 실시형태는집적회로를제조하는방법이다. 이방법은, 금속및 유전체다마신금속배선층을갖는기판을제공하는단계및 실질적으로금속상에캡을증착하는단계를포함한다. 캡의증착이후에, 7 내지약 13 의세정액 pH 를제공하기위한아민을포함하는용액에의해기판이세정된다. 본발명의다른실시형태는기판을세정하는방법이다. 본발명의또 다른실시형태는세정액의제제이다.
摘要翻译：本发明的一个实施例是一种制造集成电路的方法。该方法包括提供具有金属和电介质镶嵌金属化层并且基本上在金属上沉积盖的基板。在沉积盖之后，用包含胺的溶液清洗基底以提供7至约13的清洁溶液的pH。本发明的另一个实施方案是清洁基底的方法。本发明的另一个实施方案是用于清洁溶液的制剂。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式