专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明授权

KR102241671B1 반도체 장치 및 그 구동 방법 및 전자 기기 有权
公开(公告)号：KR102241671B1
公开(公告)日：2021-04-16
申请号：KR1020150030320
申请日：2015-03-04
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 고즈마무네히로 , 이케다다카유키 , 구로카와요시유키 , 아오키다케시 , 나카가와다카시
IPC分类号： G11C11/413 , G11C11/412 , H01L27/12 , G06F1/16 , H01L29/786
摘要： 본발명의과제는전원전위의공급정지와재개에수반하는동작지연을억제하는반도체장치를제공하는것이다. 전원전위의공급이계속되는기간에제1 및제2 노드에유지되는데이터를, 전원전위의공급을정지한기간에있어서, 제3 및제4 노드에, 데이터에대응하는전위를퇴피시킨다. 그리고, 전원전위의공급이재개된후, 제3 또는제4 노드를게이트로하는트랜지스터의채널저항이변화되는것을이용하여, 제1 및제2 노드에데이터의복원을행한다. 또한, 데이터를복원할때에전원전위와제1 또는제2 노드의접속을비도통으로함으로써, 관통전류를억제한다.

12. 发明授权

KR102071750B1 프로그램가능한 로직 디바이스 및 반도체 장치 有权
公开(公告)号：KR102071750B1
公开(公告)日：2020-01-30
申请号：KR1020157021660
申请日：2014-02-03
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 아오키다케시 , 이케다다카유키 , 구로카와요시유키 , 고즈마무네히로
IPC分类号： H03K19/0175

13. 发明授权

KR101898297B1 반도체 장치 및 그 구동 방법 有权
公开(公告)号：KR101898297B1
公开(公告)日：2018-09-12
申请号：KR1020127026098
申请日：2011-02-09
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키 , 이케다다카유키 , 고즈마무네히로 , 아오키다케시
IPC分类号： H01L27/146 , G01J1/44 , H04N5/378 , H01L29/786
CPC分类号： H01L27/14643 , G01J1/44 , H01L27/14609 , H04N5/378
摘要： 반도체장치는포토다이오드, 제1 트랜지스터, 제2 트랜지스터및 제3 트랜지스터를포함한다. 제2 트랜지스터및 제3 트랜지스터는제1 트랜지스터의게이트에축적된전하를유지하는기능을갖는다. 제2 트랜지스터와제3 트랜지스터가오프되어있는기간에는, 제2 트랜지스터의게이트에인가되는전압의전압레벨은제2 트랜지스터의소스의전압레벨및 제2 트랜지스터의드레인의전압레벨보다낮게설정되고, 제3 트랜지스터의게이트에인가되는전압의전압레벨은제3 트랜지스터의소스의전압레벨및 제3 트랜지스터의드레인의전압레벨보다낮게설정된다.

14. 发明授权

KR102220602B1 반도체 장치 有权
公开(公告)号：KR102220602B1
公开(公告)日：2021-03-02
申请号：KR1020140113784
申请日：2014-08-29
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 아오키다케시
IPC分类号： H01L27/108 , H01L29/786 , H01L21/8242
摘要： 본발명은높은수율로제작할수 있고고집적화가가능한반도체기억장치를제공한다. 비트선방향으로인접한한 쌍의메모리셀이공통의콘택트홀을통하여비트선에접속된다. 또한, 비트선방향으로인접한한 쌍의메모리셀이비트선에접속된전극을공유한다. 메모리셀이가지는산화물반도체층은워드선및 용량선과중첩하여제공된다. 메모리셀을구성하는트랜지스터및 용량소자는각각메모리셀에접속되는비트선과중첩하여제공된다.

15. 发明授权

KR102125593B1 프로그래머블 로직 디바이스 및 반도체 장치 有权
公开(公告)号：KR102125593B1
公开(公告)日：2020-06-22
申请号：KR1020157021859
申请日：2014-01-30
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 고즈마무네히로 , 구로카와요시유키 , 이케다다카유키 , 아오키다케시
IPC分类号： H03K19/177

16. 发明授权

KR101932905B1 반도체 장치 및 그 구동 방법 有权
公开(公告)号：KR101932905B1
公开(公告)日：2018-12-27
申请号：KR1020110133615
申请日：2011-12-13
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키 , 이케다다카유키 , 아오키다케시
IPC分类号： H01L27/14 , H01L51/50
摘要： 포토센서와, 발광 소자를 갖는 표시 소자의 세트를 매트릭스상으로 복수 갖는 반도체 장치로서, 고정밀화 가능한 반도체 장치를 제공한다.
포토센서와, 발광 소자를 갖는 표시 소자를 가지고, 발광 소자를 갖는 표시 소자에 전기적으로 접속되는 전원선과, 포토센서에 전기적으로 접속되는 전원선을 공유하는 반도체 장치이다. 이와 같이 하여, 전원선의 폭을 좁게 하지 않고, 고정밀도의 반도체 장치가 얻어진다. 이로 인해, 전원선의 전위의 안정성을 확보하면서, 반도체 장치를 고정밀화할 수 있기 때문에, 고정밀도의 반도체 장치에 있어서도, 발광 소자를 갖는 표시 소자의 구동 전압을 안정시키고, 또한 포토센서의 구동 전압도 안정시킬 수 있다. 이와 같이 하여, 고정밀화 가능하고, 또한, 표시 품질이 높고, 피검출물의 촬상 정밀도나 검출 정밀도가 높은 반도체 장치가 얻어진다.

17. 发明授权

KR101784676B1 반도체 장치 및 그 제조방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR101784676B1
公开(公告)日：2017-10-12
申请号：KR1020127026146
申请日：2011-02-18
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키 , 이케다다카유키 , 다무라히카루 , 고주마무네히로 , 이케다마사타카 , 아오키다케시
IPC分类号： H01L27/146 , H04N5/361 , H01L29/786 , H01L31/105
CPC分类号： H01L27/14616 , H01L27/14603 , H01L27/14632 , H01L27/14636 , H01L27/14643 , H01L29/7869 , H01L31/1055 , H04N5/361 , H04N5/374 , H04N5/378
摘要： 복수의픽셀들이매트릭스형태로배치된 CMOS 이미지센서에서, 채널형성영역이산화물반도체를포함하는트랜지스터는픽셀부에있는전하축적제어트랜지스터및 리셋트랜지스터에이용된다. 신호전하축적부의리셋동작이매트릭스형태로배치된모든픽셀들에서수행된이후에, 포토다이오드에의한전하축적동작은모든픽셀들에서수행되고, 픽셀로부터신호의판독동작은로우마다수행된다. 따라서, 이미지는왜곡없이취득될수 있다.
摘要翻译：多个在配置成矩阵状的CMOS图像传感器的像素，用于沟道形成区的晶体管包括氧化物半导体用于电荷累积控制晶体管和在像素部分中的复位晶体管。此信号电荷存储部分复位操作上布置成矩阵形式中的所有像素执行后，在所有的像素中进行由光电二极管的电荷存储操作中，对每行执行从像素的信号的读操作。因此，可以在不失真的情况下获取图像。

18. 发明公开

KR1020150123724A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020150123724A
公开(公告)日：2015-11-04
申请号：KR1020150055734
申请日：2015-04-21
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 비요크룬드노라 , 아오키다케시 , 구로카와요시유키
IPC分类号： H03K19/173 , H03K19/177
CPC分类号： H03K19/1776 , H03K19/1733 , H03K19/17736
摘要： 동적재구성이가능한반도체장치가제공된다. 반도체장치는 2개의로직블록, 패스트랜지스터, 2개의선택트랜지스터, 및프리차지트랜지스터를가진다. 2개의선택트랜지스터는패스트랜지스터를사이에끼우도록배치되고, 패스트랜지스터는 2개의선택트랜지스터의소스들사이에위치한다. 2개의선택트랜지스터의소스와드레인은 2개의로직블록사이에위치한다. 2개의선택트랜지스터가오프상태일때에프리차지트랜지스터를통하여패스트랜지스터의소스또는드레인에어떤전위가공급되고, 또한전기적인도통에의하여컨텍스트를위한다른전위가패스트랜지스터의게이트에공급된다. 컨텍스트를실행할때에패스트랜지스터의게이트는부유상태이고, 2개의선택트랜지스터는온 상태이고, 프리차지트랜지스터는오프상태이다.
摘要翻译：提供了一种动态可重新配置的半导体器件。半导体器件具有两个逻辑块，传输晶体管，两个选择晶体管和预充电晶体管。两个选择晶体管通过插入传输晶体管布置，并且传输晶体管位于两个选择晶体管的源极之间。两个选择晶体管的源极和漏极位于两个逻辑块之间。当两个选择晶体管处于打开状态时，通过预充电晶体管将电位提供给传输晶体管的源极或漏极，并且通过导电将另一个电势提供给通过晶体管的栅极用于上下文。当执行上下文时，传输晶体管的栅极处于浮置状态，并且两个选择晶体管处于打开状态，并且预充电晶体管处于截止状态。

19. 发明公开

KR1020150119857A 프로그램가능한 로직 디바이스 및 반도체 장치 审中-实审
标题翻译：可编程逻辑器件和半导体器件
公开(公告)号：KR1020150119857A
公开(公告)日：2015-10-26
申请号：KR1020157021660
申请日：2014-02-03
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 아오키다케시 , 이케다다카유키 , 구로카와요시유키 , 고즈마무네히로
IPC分类号： H03K19/0175
CPC分类号： H03K19/1776 , H03K19/017581
摘要： 본발명은축소된회로면적및 증가된동작속도를갖는 PLD를제공하기위한것이다. 회로구조에서, 프로그램가능한스위치엘리먼트의입력단자와출력단자간에제공되는트랜지스터의게이트는프로그램가능한스위치엘리먼트에신호가입력되는기간에, 전기적으로부유상태로된다. 이구조는프로그램가능한로직엘리먼트로부터공급되는신호에응답하여부스팅효과에의해게이트의전압을승압하여, 진폭전압의감소를억제할수 있다. 이는풀업회로등의승압회로가차지하는영역만큼회로면적을감소시킬수 있고동작속도를증가시킬수 있다.
摘要翻译：本发明旨在提供一种具有减小的电路面积和增加的操作速度的PLD。在该电路结构中，设置在可编程开关元件的输入端子和输出端子之间的晶体管的栅极在信号输入到可编程开关元件期间电浮置。放大器响应于由可编程逻辑元件提供的信号通过升压效应来升高栅极电压，由此抑制幅值电压的降低。这可以减小电路面积并且通过诸如上拉电路的升压电路占据的面积来增加操作速度。

20. 发明公开

KR1020130027012A 반도체 장치 및 그 구동 방법 审中-实审
标题翻译：半导体器件及其驱动方法
公开(公告)号：KR1020130027012A
公开(公告)日：2013-03-14
申请号：KR1020127026098
申请日：2011-02-09
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 구로카와요시유키 , 이케다다카유키 , 고즈마무네히로 , 아오키다케시
IPC分类号： H01L27/146 , G01J1/44 , H04N5/378 , H01L29/786
CPC分类号： H01L27/14643 , G01J1/44 , H01L27/14609 , H04N5/378 , H01L27/146 , H01L29/786 , H04N5/361 , H04N5/374
摘要： 반도체 장치는 포토다이오드, 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터를 포함한다. 제2 트랜지스터 및 제3 트랜지스터는 제1 트랜지스터의 게이트에 축적된 전하를 유지하는 기능을 갖는다. 제2 트랜지스터와 제3 트랜지스터가 오프되어 있는 기간에는, 제2 트랜지스터의 게이트에 인가되는 전압의 전압 레벨은 제2 트랜지스터의 소스의 전압 레벨 및 제2 트랜지스터의 드레인의 전압 레벨보다 낮게 설정되고, 제3 트랜지스터의 게이트에 인가되는 전압의 전압 레벨은 제3 트랜지스터의 소스의 전압 레벨 및 제3 트랜지스터의 드레인의 전압 레벨보다 낮게 설정된다.
摘要翻译：半导体器件包括光电二极管，第一晶体管，第二晶体管和第三晶体管。第二晶体管和第三晶体管具有保持积累在第一晶体管的栅极中的电荷的功能。在第二晶体管和第三晶体管截止的期间，施加到第二晶体管的栅极的电压的电压电平被设定为低于第二晶体管的源极的电压电平，第二晶体管的漏极和施加到第三晶体管的栅极的电压的电压电平被设置为低于第三晶体管的源极的电压电平和第三晶体管的漏极的电压电平。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式