专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6034850B2 電圧設定装置、それを備えたPLLシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法有权
标题翻译：电压设定部，PLL合成器中，信号分析器和所述信号发生器和电压设定方法包括相同的
公开(公告)号：JP6034850B2
公开(公告)日：2016-11-30
申请号：JP2014249964
申请日：2014-12-10
申请人：アンリツ株式会社
发明人：大谷暢 , 倉光康太
IPC分类号： H03L7/185 , H03L7/189 , H03L7/23 , H03L7/10

2. 发明专利

JP4691024B2 Method and apparatus for low-jitter 2 loop fractional n synthesizer 有权
$Method and apparatus for low-jitter 2 loop fractional n synthesizer$
公开(公告)号：JP4691024B2
公开(公告)日：2011-06-01
申请号：JP2006514260
申请日：2004-05-03
申请人：シリコン・ラボラトリーズ・インコーポレーテツド
发明人：トムセン，アクセル , ハイン，ジェレル・ピィ , フアン，ユンチョ
IPC分类号： H03L7/22 , G06F7/68 , H03L1/02 , H03L7/095 , H03L7/099 , H03L7/183 , H03L7/197 , H03L7/23
CPC分类号： G06F7/68 , H03L1/022 , H03L1/026 , H03L7/095 , H03L7/0992 , H03L7/1976 , H03L7/235 , H03L2207/50

3. 发明专利

JP2009111652A Local oscillator, and radio communication device 审中-公开
标题翻译：本地振荡器和无线电通信设备
公开(公告)号：JP2009111652A
公开(公告)日：2009-05-21
申请号：JP2007281065
申请日：2007-10-30
申请人： Kyocera Corp , 京セラ株式会社
发明人： TODA KAZUYUKI
IPC分类号： H03L7/22 , H03L7/095 , H03L7/10 , H03L7/14 , H03L7/23 , H04B1/04 , H04B1/26 , H04B1/3822 , H04B1/40
摘要： PROBLEM TO BE SOLVED: To improve a modulation accuracy of a local frequency in a heterodyne method without incurring a noise increase within a loop bandwidth. SOLUTION: A local oscillator of the present invention has a first PLL 312 generating a plurality of reference signals corresponding to a plurality of reference frequencies from a reference signal generated by a reference oscillator 214, and a second PLL 314 generating a plurality of local signals corresponding to a plurality of local frequencies from the plurality of reference signals from the first PLL 312. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提高外差方法中的本地频率的调制精度，而不会在环路带宽内引起噪声增加。解决方案：本发明的本地振荡器具有第一PLL 312，其从参考振荡器214产生的参考信号产生对应于多个参考频率的多个参考信号，以及产生多个参考信号的第二PLL 314 来自第一PLL 312的多个参考信号对应于多个本地频率的本地信号。（C）2009，JPO和INPIT

5. 发明专利

JP3919247B2 High-frequency pll circuit 失效
公开(公告)号：JP3919247B2
公开(公告)日：2007-05-23
申请号：JP27412295
申请日：1995-10-23
申请人：マグナチップセミコンダクター有限会社Magnachip Semiconductor Ltd
发明人：チェンダオロン
IPC分类号： H03L7/22 , H03L7/08 , H03L7/081 , H03L7/087 , H03L7/23
CPC分类号： H03L7/081 , H03L7/087 , H03L7/23

6. 发明专利

JP3836324B2 Transmitter / receiver 有权
公开(公告)号：JP3836324B2
公开(公告)日：2006-10-25
申请号：JP2000603163
申请日：1999-03-01
申请人：三菱電機株式会社
发明人：健治伊東 , 和広森 , 弘明永野
IPC分类号： H03D7/16 , H03L7/23 , H04B1/00 , H04B1/26 , H04B1/3822 , H04B1/40
CPC分类号： H03D7/163 , H03L7/23 , H04B1/00 , H04B1/403 , H04B1/406

7. 发明专利

JP2005513852A Low-noise synthesizer 审中-公开
公开(公告)号：JP2005513852A
公开(公告)日：2005-05-12
申请号：JP2003553717
申请日：2002-12-13
申请人：エアロフレックスインターナショナルリミテッド
发明人：ポールオーウェン，デイビッド , マークジョーンズ，アドリアン
IPC分类号： H03L7/183 , H03C3/09 , H03L7/197 , H03L7/23
CPC分类号： H03C3/095 , H03C3/0925 , H03C3/0933 , H03C3/0941 , H03L7/23
摘要：第１可変周波数発振器（１）を使用し、第１発振器（１）を回るフィードバック制御ループを提供することにより、所望の出力周波数の低ノイズ正弦信号が同期される。フィードバック制御ループは、第２および第３周波数基準信号（４４、４２）を用いて、連続する周波数比較ステップでフィードバック制御信号を生成する。第２および第３周波数基準信号はそれぞれ第１周波数基準信号から導出される。第２周波数基準信号（４４）は第１発振器（１）の出力周波数と比較されることにより周波数差信号（４３）を生成し、この周波数差信号（４３）が第３周波数基準信号（４２）と周波数に関して比較されることにより第１発振器（１）に対する上記フィードバック制御信号を生成する。第３周波数基準信号（４２）の周波数は第２周波数基準信号（４４）の周波数と所望の出力周波数との差に等しい。第２および第３周波数基準信号（４４、４２）は、それぞれ第２および第３周波数基準源によって生成される。第２周波数基準源は、第２可変周波数発振器（３８）を備え、その周波数は、第１発振器（１）から低ノイズ出力を生成する際に最適性能を与えるように、その最適自然周波数付近の限定された範囲内に維持される。

8. 发明专利

JP2005115715A Semiconductor integrated circuit 有权
标题翻译：半导体集成电路
公开(公告)号：JP2005115715A
公开(公告)日：2005-04-28
申请号：JP2003350287
申请日：2003-10-09
申请人： Renesas Technology Corp , 株式会社ルネサステクノロジ
发明人： OKUDA YUICHI
IPC分类号： G06K19/077 , G06F1/08 , G06F13/42 , G06K17/00 , H03L7/07 , H03L7/091 , H03L7/23
CPC分类号： H03L7/235 , G06F1/08 , H03L7/07 , H03L7/091
摘要： PROBLEM TO BE SOLVED: To self-oscillate at a required frequency by using a data string divided for every fixed cycle by a SOF (Start of Frame) packet or the like without using a vibrator. SOLUTION: A semiconductor integrated circuit has an external interface circuit, and the external interface circuit has a clock generation circuit (100) which inputs and outputs the data string divided for every fixed cycle and generates a synchronizing clock signal for use in synchronization of data input/output. The clock generation circuit has a self-oscillation circuit (120) being the oscillation source of the synchronizing clock signal and a control circuit (110) for finely adjusting the oscillation frequency of the self-oscillation circuit, and the control circuit detects delimitations of the fixed cycle in the data string and measures intervals of delimitations on the basis of the oscillation output of the self-oscillation circuit and controls the oscillation output of the self-oscillation circuit in such a direction that a measured value coincides with a target value. Thus self-oscillation at a required frequency is made possible by using a data string divided for every fixed cycle by the SOF packet or the like without using a vibrator. COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：通过使用通过SOF（起始帧）数据包等对每个固定周期分割的数据串而不使用振动器来以所需频率自振荡。解决方案：半导体集成电路具有外部接口电路，并且外部接口电路具有时钟发生电路（100），其输入和输出每个固定周期划分的数据串，并产生用于同步的同步时钟信号的数据输入/输出。时钟发生电路具有作为同步时钟信号的振荡源的自身振荡电路（120）和用于微调自振荡电路的振荡频率的控制电路（110），并且控制电路检测到固定循环，并根据自振荡电路的振荡输出测量间隔间隔，并以测量值与目标值一致的方向控制自振荡电路的振荡输出。因此，通过使用通过SOF分组等对每个固定周期分割的数据串而不使用振动器，可以实现所需频率的自振荡。版权所有（C）2005，JPO＆NCIPI

9. 发明专利

JP2005020083A Clock generating circuit 有权
标题翻译：时钟发生电路
公开(公告)号：JP2005020083A
公开(公告)日：2005-01-20
申请号：JP2003178416
申请日：2003-06-23
申请人： Renesas Lsi Design Corp , Renesas Technology Corp , 株式会社ルネサスLsiデザイン , 株式会社ルネサステクノロジ
发明人： ARAKI MASAHIRO , HAYASHI CHIEKO
IPC分类号： G06F1/04 , H03K3/03 , H03K5/00 , H03K5/13 , H03L7/081 , H03L7/099 , H03L7/18 , H03L7/23 , H04L7/02
CPC分类号： H03L7/0812 , H03L7/081 , H03L7/0996 , H03L7/23 , H03L7/235
摘要： PROBLEM TO BE SOLVED: To provide a spread spectrum clock generating circuit capable of conducting frequency modulation with high accuracy. SOLUTION: In the spread spectrum clock generating circuit, a DLL circuit 8 delays the oscillation clock signal CLKO from a VCO 7 and outputs delayed clock signals CLKD1 to CLKD10 having different phases respectively. A selector 9 selects one of the delayed clock signals CLKD1 to CLKD10, and outputs a selected clock signal CLKS. A control circuit 3 controls a signal selection operation of the selector 9. A feedback frequency divider 10 divides a frequency of the selected clock signal CLKS by a frequency division ratio N, and generates a comparison clock signal CLKC. In this manner, a phase of the comparison clock signal CLKC can be fine-tuned. Therefore, the spread spectrum clock generating circuit capable of conducting frequency modulation with high accuracy can be obtained. COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：提供能够以高精度进行频率调制的扩频时钟发生电路。解扩：在扩频时钟发生电路中，DLL电路8将来自VCO7的振荡时钟信号CLKO延迟，分别输出具有不同相位的延迟时钟信号CLKD1〜CLKD10。选择器9选择延迟时钟信号CLKD1至CLKD10中的一个，并输出所选择的时钟信号CLKS。控制电路3控制选择器9的信号选择操作。反馈分频器10将选择的时钟信号CLKS的频率除以分频比N，并产生比较时钟信号CLKC。以这种方式，可以微调比较时钟信号CLKC的相位。因此，可以获得能够高精度地进行频率调制的扩频时钟发生电路。版权所有（C）2005，JPO＆NCIPI

10. 发明专利

JP2004508747A Method and device for locking vertically input video signal and the output video signal 有权
公开(公告)号：JP2004508747A
公开(公告)日：2004-03-18
申请号：JP2002524133
申请日：2000-12-29
申请人：アールジイビイ・システムズ・インコーポレーテッド
发明人：タラチ，ブライアン・リチャード , ツロン，ドゥイ・ドゥー
IPC分类号： H04N5/04 , G09G5/00 , G09G5/18 , G09G5/391 , H03L7/23 , H04N5/06 , H04N5/12 , H04N5/268 , H04N5/44 , H04N5/46 , H04N5/74 , H04N7/10 , H04N9/64
CPC分类号： G09G5/006 , H03L7/235 , H04N5/126 , H04N5/268 , H04N5/4401 , H04N5/46 , H04N5/74 , H04N7/012 , H04N7/104 , H04N9/641 , H04N9/642 , H04N21/4113
摘要：本発明は、入力と出力のビデオ・フレーム・レートを垂直にロックさせるための方法および装置を記述する。入力フォーマットおよび周波数にかかわらず、出力垂直同期パルスが入力垂直同期パルスと同相でロックされる。出力解像度、水平リフレッシュ・レート、および遅延は、すべてユーザによって選択可能である。２つの位相ロック・ループを直列に接続して、入力フレームと出力フレームの間の垂直ロックを達成する。入力フレームと出力フレームの間で垂直同期パルスをロックすることにより、異なる入力フレームからのピクセルが１つの出力フレーム中で混合することがなくなる。第１の位相ロック・ループは、ユーザの表示選好を満たすのに必要な出力ピクセル・クロックを生成するが、現在の位相ロック・ループは整数分周器を使用するので、フレームのロックに必要な所望の出力ピクセル・クロックを正確に表さない場合がある。第２の位相ロック・ループが、第１の位相ロック・ループへの基準周波数であるその出力を、ロックが達成されるまで調節する。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式