专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2018516490A パルスベースのマルチワイヤリンクのためのクロックおよびデータ復元审中-公开
公开(公告)号：JP2018516490A
公开(公告)日：2018-06-21
申请号：JP2017553088
申请日：2016-03-30
申请人：クアルコム,インコーポレイテッド
发明人：仙石祥一郎
IPC分类号： H04L7/04 , G06F13/42 , G06F13/38 , H04L7/033
CPC分类号： H04L7/0045 , G06F1/12 , H03K5/13 , H03K5/133 , H03K5/1534 , H04L7/0037 , H04L7/0087 , H04L7/033 , H04L25/49
摘要：方法および装置が提供される。装置は、複数の入力信号のうちの1つまたは複数において第1のパルスが受信されるときに第1の状態を仮定するように構成されている複数の入力ラッチと、第1のパルスに応答して第2のパルスを与えるように構成されている組合せ論理と、第2のパルスに対して遅延される受信クロックにおいて第3のパルスを生成するように構成されている遅延回路と、第3のパルスによってトリガされるときに第1の状態を捕捉するように構成されている複数の出力フリップフロップとを有するクロック復元回路を含むことができる。第1の状態は、複数の入力信号のうちのいずれが入力パルスを受信したかを識別することができる。

2. 发明专利

JP2018507645A シンボル時間トラッキングのためのシステム及び方法审中-公开
公开(公告)号：JP2018507645A
公开(公告)日：2018-03-15
申请号：JP2017542129
申请日：2016-02-08
申请人：クゥアルコム・インコーポレイテッド , QUALCOMM INCORPORATED
发明人：カン、ウンモ , モフィディ、マーボド , デンボアー、ポール , デン、シャオ , バンティア、アシシュ・スバシュ , ソ、ビンセント , メカ、ビクラム
IPC分类号： H04B1/59 , H04B5/02 , H04B7/005 , H04W84/10
CPC分类号： H04L7/0087 , H04B5/00 , H04L7/00 , H04L7/0037 , H04L7/10
摘要：通信のための方法が説明される。方法は、受信信号についてのシンボルタイミングドリフト除去量を決定することを含む。方法は更に、モデムに対する基準クロックを調整することで、シンボルタイミングドリフトの一部分を除去することを含む。シンボルタイミングドリフト除去量を決定することは、シンボルタイミングドリフト推定値、シンボルタイミング誤差、パケット捕捉インジケータ、パケット有効性インジケータ、復調ビット又はキャリアプレゼンスインジケータのうちの少なくとも1つに基づき得る。【選択図】図1

3. 发明专利

JP6185171B2 多相クロック生成方法有权
公开(公告)号：JP6185171B2
公开(公告)日：2017-08-23
申请号：JP2016529827
申请日：2014-07-22
申请人：クゥアルコム・インコーポレイテッド , QUALCOMM INCORPORATED
发明人：リ、チュルク , ウィレイ、ジョージ・アラン , ウィートフェルト、リチャード・ドミニク
IPC分类号： H04L7/00 , H04L25/02
CPC分类号： H04L7/033 , G06F13/4295 , H04B3/50 , H04L7/00 , H04L7/0037 , H04L7/0041

5. 发明专利

JP5959422B2 クロック再生回路、受光回路、光結合装置、並びに周波数シンセサイザ有权
标题翻译：时钟恢复电路，该光接收电路中，一个光耦合装置，和一个频率合成器
公开(公告)号：JP5959422B2
公开(公告)日：2016-08-02
申请号：JP2012263207
申请日：2012-11-30
申请人：株式会社東芝
发明人：卯尾豊明
IPC分类号： H04L25/49 , H03L7/081 , H04L7/033
CPC分类号： H03L7/183 , H03L7/0816 , H03L7/095 , H04L25/49 , H04L7/033 , H04L7/0037 , H04L7/0337

6. 发明专利

JP2016515321A １０ＧＢＡＳＥ−Ｔシステムにおけるデータ支援型タイミング回復のための方法および装置有权
标题翻译：在10GBASE-T系统对辅助数据的方法和装置，定时恢复
公开(公告)号：JP2016515321A
公开(公告)日：2016-05-26
申请号：JP2015558321
申请日：2013-02-21
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated , クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ジャン、ハイ , ファン、イン , シュ、シャンロン , リ、ジアン , シュエ、イシェン
IPC分类号： H04L7/04 , H03L7/08 , H04L7/10
CPC分类号： H04L7/0037 , H04L7/0062 , H04L7/043 , H04L7/10
摘要：イーサネットシステムのためのデータ支援型タイミング回復の方法が開示される。第1のデバイスは、第2のデバイスと擬似ランダム数シーケンスを交渉し、第2のデバイスからデータ信号を受信する。第1のデバイスは、第1のトレーニングシーケンスを回復するために受信データ信号をサンプリングする。第1のデバイスはまた、擬似ランダム数シーケンスに基づいて第2のトレーニングシーケンスを生成する。次に、第2のトレーニングシーケンスは、第1のトレーニングシーケンスと同期される。同期された第2のトレーニングシーケンスは、第1のデバイスの受信クロック信号を第2のデバイスから受信されたデータ信号とアラインするために使用される。【選択図】図1
摘要翻译：公开了辅助定时为以太网系统恢复数据的方法。所述第一设备，第二设备和伪随机数序列进行谈判，接收来自第二设备的数据信号。的第一装置，样品所接收的数据信号以恢复所述第一训练序列。所述第一设备还基于所述伪随机数序列的第二训练序列。接着，第二训练序列与所述第一训练序列同步。同步第二训练序列被用于接收所述第一设备的时钟信号，以便从第二设备对准所接收的数据信号。点域1

7. 发明专利

JP2014523189A Configurable multi-dimensional driver and receiver 有权
标题翻译：空值
公开(公告)号：JP2014523189A
公开(公告)日：2014-09-08
申请号：JP2014518870
申请日：2012-06-22
申请人：シリコンイメージ,インコーポレイテッド
发明人：スリカンスゴンディ , ロジャーアイザック
IPC分类号： H04L25/02 , H03K19/0175
CPC分类号： H04L25/03019 , H04L7/0037 , H04L7/0331 , H04L25/0278 , H04L25/028 , H04L25/0292 , H04L25/0298 , H04L25/03012 , H04L25/03343
摘要：本発明の実施形態は、一般的に、構成可能なマルチモードドライバ及び受信器に関する。通信システムの実施形態は、通信チャネルと、第１のデバイスと、通信チャネルと結合された第２のデバイスとを含む。第１のデバイスは、通信チャネル上にデータ信号を駆動するドライバ装置を含み、該ドライバ装置は、データ信号を受け取って駆動する回路を含み、これらの回路は、ドライバ回路装置の終端抵抗用に構成可能であり、複数の回路の各々は、１つ又はそれ以上の回路ユニットから構成され、該回路ユニットは、ドライバ装置の均等化制御用に構成可能である。第２のデバイスは、通信チャネルからデータ信号を入力として受信する受信器を含む。第１のデバイス又は第２のデバイスのいずれかは、システムに対して信号反射制御を行う構成可能回路要素を含む。
【選択図】図５
摘要翻译：本发明的实施例通常涉及可配置的多模式驱动器和接收器。通信系统的实施例包括通信信道，以及与通信信道耦合的第一设备和第二设备。第一装置包括用于驱动通信信道上的数据信号的驱动器装置，该驱动器装置包括用于接收和驱动数据信号的电路，其中电路可配置为驱动电路装置的终端电阻，并且多个电路中的每一个由一个或多个电路单元组成，电路单元可配置用于驱动器装置的均衡控制。第二装置包括从通信信道接收数据信号作为输入的接收机。第一设备或第二设备包括可配置的电路元件，以为系统提供信号反射控制。

8. 发明专利

JP2014110491A Clock recovery circuit, light-receiving circuit, light-coupling device, and frequency synthesizer 有权
标题翻译：时钟恢复电路，光接收电路，光耦合器件和频率合成器
公开(公告)号：JP2014110491A
公开(公告)日：2014-06-12
申请号：JP2012263207
申请日：2012-11-30
申请人： Toshiba Corp , 株式会社東芝
发明人： UO TOYOAKI
IPC分类号： H04L7/033 , H03L7/08 , H03L7/081 , H04L25/49
CPC分类号： H03L7/183 , H03L7/0816 , H03L7/095 , H04L7/0037 , H04L7/033 , H04L7/0337 , H04L25/49 , H04L25/4902
摘要： PROBLEM TO BE SOLVED: To provide a clock recovery circuit, a light-receiving circuit, a light-coupling circuit, and a frequency synthesizer in a reduced chip size and with a reduced consumption current.SOLUTION: A clock recovery circuit comprises: a signal input terminal; a D flip-flop circuit; a delay circuit; a comparator; a first capacitor; and a feedback circuit. A pulse width modulation signal is input to the signal input terminal. The delay circuit is connected to the signal input terminal, delays the pulse width modulation signal, and outputs the delayed pulse width modulation signal to a clock terminal. The comparator includes a first input terminal, a second input terminal, and an output terminal. The feedback circuit includes a current source including a control terminal. The current source varies one of a charge rising time and a discharge falling time of the first capacitor on the basis of a voltage of a control terminal that varies according to a signal of the comparator, and controls a duty ratio of the signal to a predetermined value.
摘要翻译：要解决的问题：提供一种时钟恢复电路，光接收电路，光耦合电路和频率合成器，其具有减小的芯片尺寸和降低的消耗电流。解决方案：时钟恢复电路包括：信号输入端子 D触发器电路; 一个延迟电路; 比较器第一电容器和反馈电路。脉冲宽度调制信号输入到信号输入端。延迟电路连接到信号输入端子，延迟脉宽调制信号，并将延迟的脉宽调制信号输出到时钟端子。比较器包括第一输入端，第二输入端和输出端。反馈电路包括包括控制端子的电流源。电流源基于根据比较器的信号而变化的控制端子的电压，改变第一电容器的充电上升时间和放电下降时间中的一个，并且将该信号的占空比控制为预定的值。

9. 发明专利

JP2013134119A Transmitter, transmission method, receiver, reception method, synchronous transmission system, synchronous transmission method, and program 审中-公开
标题翻译：发射机，传输方法，接收机，接收方法，同步传输系统，同步传输方法和程序
公开(公告)号：JP2013134119A
公开(公告)日：2013-07-08
申请号：JP2011283844
申请日：2011-12-26
申请人： Sony Corp , ソニー株式会社
发明人： KURE YOSHINOBU
IPC分类号： G04G7/00 , G04G5/00
CPC分类号： H04J3/0635 , H04J3/0667 , H04L7/0037 , H04L65/4084 , H04N21/23608 , H04N21/242 , H04N21/8547
摘要： PROBLEM TO BE SOLVED: To synchronously transmit multi-media data such as a video signal via an asynchronous packet transmission network.SOLUTION: A transmitter being the first aspect of the present disclosure includes: a media phase control part for determining a media phase correction amount on the basis of a transmission delay value in an asynchronous packet transmission network; a time stamp control part for determining a time stamp correction amount on the basis of the transmission delay value; a time stamp generation part for generating a time stamp by deviating a time stamp count value expressing a system time by the portion of the time stamp correction amount; a packetization part for packetizing the multi-media data synchronized with a reference signal whose phase has been adjusted by the portion of the media phase correction amount and adding the time stamp to each packet; and a transmission part for transmitting each packet with the time stamp added thereto to a receiver via an asynchronous packet communication network. The present disclosure is applied to a system constituted by a video camera and a CCU.
摘要翻译：要解决的问题：通过异步分组传输网络同步发送诸如视频信号的多媒体数据。解决方案：作为本公开的第一方面的发射机包括：媒体相位控制部分，用于确定媒体相位校正量基于异步分组传输网络中的传输延迟值; 时间戳控制部分，用于基于传输延迟值确定时间戳校正量; 时间戳生成部，用于通过将表示系统时间的时间戳计数值偏离所述时间戳校正量的一部分来生成时间戳; 分组部分，用于对与已经通过媒体相位校正量的一部分进行相位调整的参考信号同步的多媒体数据进行分组，并将时间戳添加到每个分组; 以及发送部，用于经由异步分组通信网络将附加有时间戳的每个分组发送到接收机。本公开适用于由摄像机和CCU构成的系统。

10. 发明专利

JPWO2010100730A1 データ転送装置、データ送信装置、データ受信装置および制御方法有权
公开(公告)号：JPWO2010100730A1
公开(公告)日：2012-09-06
申请号：JP2011502536
申请日：2009-03-04
申请人：富士通株式会社
发明人：慎太郎糸澤 , 慎太郎糸澤 , 浩志中山 , 浩志中山 , 淳次市宮 , 淳次市宮 , 伊藤　大介 , 大介伊藤
IPC分类号： H04L7/02 , H04L7/00 , H04L25/02
CPC分类号： H04L7/02 , G06F1/10 , H04L7/0008 , H04L7/0037 , H04L7/04
摘要：送信LSI(100)が、送信データ処理部(101)のバッファ(101a)に格納されたデータに基づいてバッファ使用率を算出し、算出したバッファ使用率に基づいて、位相再調整を行う信号線の本数、タイミングを判定する。そして、送信LSI(100)および受信LSI(200)は、一部の信号線を用いて位相調整を実行し、残りの信号線を用いてデータ転送を継続することで、データ転送を滞らせること無く、クロックの位相を継続的に最適に保つ。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式