专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6190945B2 受信装置有权
公开(公告)号：JP6190945B2
公开(公告)日：2017-08-30
申请号：JP2016512631
申请日：2015-03-03
申请人：株式会社日立国際電気
发明人：山本敬亮
IPC分类号： H03M13/27 , H03M13/45
CPC分类号： H03M13/2792 , H03M13/25 , H03M13/27 , H03M13/2957 , H03M13/3746 , H03M13/45 , H03M13/6325 , H04L1/0045 , H04L1/005 , H04L1/0058 , H04L1/0071 , H04B7/0413

2. 发明专利

JP2017077012A 連結コーディング・システムの先進繰り返しデコーディングおよびチャネル評価のためのシステムおよび方法审中-公开
公开(公告)号：JP2017077012A
公开(公告)日：2017-04-20
申请号：JP2016240528
申请日：2016-12-12
申请人：エルエヌツーディービー,リミティドライアビリティカンパニー
发明人：ブラニミールアール.ボイシック , ファーナズシェイ
IPC分类号： H03M13/45 , H03M13/19
CPC分类号： H04L1/0045 , G06F11/1625 , H03M13/1108 , H03M13/1111 , H03M13/112 , H03M13/1131 , H03M13/1154 , H03M13/1191 , H03M13/1515 , H03M13/23 , H03M13/255 , H03M13/27 , H03M13/2792 , H03M13/2906 , H03M13/2933 , H03M13/2948 , H03M13/3707 , H03M13/373 , H03M13/3746 , H03M13/3784 , H03M13/45 , H03M13/451 , H03M13/453 , H03M13/612 , H03M13/616 , H03M13/6325 , H03M13/6337 , H03M13/6541 , H03M13/6552 , H03M13/658 , H04B17/309 , H04L1/004 , H04L1/005 , H04L1/0057 , H04L1/0059 , H04L1/0065 , H04L1/0071 , H04L25/022 , H04L25/0222 , H04L25/0224 , H04L25/0236 , H04L27/261 , H04L27/2649 , H03M13/09 , H03M13/3938 , H03M13/6362
摘要：【課題】高密度のパリティ・チェック・マトリクスを有するブロック及び連結コードをデコーディングする技術を提供する。【解決手段】確率伝播の繰り返し中、変数からチェックへのメッセージが計算される。スケーリング・ファクタが変数からチェックへのメッセージのセット内の最小絶対値に基づいて計算され、確率伝播中に渡されるメッセージのスケーリングに使用される。スパース・パリティ・チェック・マトリクスが生成され、ソフト入力ソフト出力のメッセージ渡しを有する更新された対数近似比の生成に使用される。【選択図】なし

3. 发明专利

JP2016051924A 復号装置及び誤り検出方法审中-公开
标题翻译：解码设备和错误检测方法
公开(公告)号：JP2016051924A
公开(公告)日：2016-04-11
申请号：JP2014174476
申请日：2014-08-28
申请人：富士通株式会社
发明人：宮崎俊治
IPC分类号： H03M13/09
CPC分类号： G06F11/1004 , H03M13/093 , H03M13/2957 , H03M13/2975 , H03M13/3746
摘要：【課題】誤り検出に係る処理量を削減すること。【解決手段】剰余値取得部31−0〜31−Xは、サブブロック0〜K−1にそれぞれ対応する複数の剰余値を剰余値テーブル61から取得することより、サブブロック0〜K−1にそれぞれ対応する複数の部分剰余を取得する。ただし、剰余値取得部31−0〜31−Xは、複数のサブブロックのうち、前回の復号ビット列と今回の復号ビット列との間で値が異なるビットを含むサブブロックに対応する部分剰余を取得する。一方で、剰余値取得部31−0〜31−Xは、複数のサブブロックのうち、前回の復号ビット列と今回の復号ビット列との間ですべてのビットが同一値であるサブブロックに対応する部分剰余を取得しない。誤り判定部43は、取得された部分剰余を前回の合計剰余に加算した今回の合計剰余に基づいて、今回の復号ビット列における誤りの有無を判定する。【選択図】図3
摘要翻译：要解决的问题：减少与错误检测有关的吞吐量。解决方案：剩余值获取部分31-0至31-X从余数值表61获取与子块0至K-1对应的多个余数值，从而获取对应于子块0至K-1的多个局部余数。剩余值获取部31-0至31-X获取与多个子块中的最后的解码位串和当前解码位串之间的包括不同值的位的子块对应的部分余数。另一方面，剩余值获取部分31-0至31-X不获取对应于多个子帧中的最后解码比特串与当前解码比特串之间的相同值的所有比特的子块的部分剩余子块。基于通过将所获取的部分余数加到最后的总余数而获得的当前总剩余量，错误鉴别部分43鉴别当前解码位串中存在/不存在错误。选择的图示：图3

4. 发明专利

JP2012151676A Decoding apparatus and decoding method 审中-公开
标题翻译：解码设备和解码方法
公开(公告)号：JP2012151676A
公开(公告)日：2012-08-09
申请号：JP2011009070
申请日：2011-01-19
申请人： Jvc Kenwood Corp , 株式会社Jvcケンウッド
发明人： HAYAMIZU ATSUSHI
IPC分类号： H03M13/19
CPC分类号： H03M13/1111 , H03M13/09 , H03M13/1117 , H03M13/2906 , H03M13/3707 , H03M13/3738 , H03M13/3746
摘要： PROBLEM TO BE SOLVED: To provide a technique for expediting iterative decoding in LDPC decoding.SOLUTION: A min-sum processing section 46 executes, on input data, check node processing of updating extrinsic value ratios based on prior value ratios in each row of a check matrix and variable node processing of updating prior value ratios based on extrinsic value ratios in each column of the check matrix. If a decoding result contains an error, a detection section 50 detects a bit of low reliability in the decoding result. An identification section 52 identifies a row and column of low reliability in the check matrix by the detected bit of low reliability. The min-sum processing section 46 executes, on the decoding result, the check node processing of the identified row and the variable node processing of the identified column.
摘要翻译：要解决的问题：提供一种在LDPC解码中加速迭代解码的技术。解决方案：最小和处理部分46根据输入数据执行基于校验矩阵的每一行中的先验值比率更新外在值比的校验节点处理，以及基于外在的更新先验值比的变量节点处理检查矩阵的每列中的值比。如果解码结果包含错误，则检测部分50检测解码结果中的低可靠性位。识别部分52通过检测到的低可靠性比特来识别校验矩阵中的低可靠性的行和列。最小和处理部分46对解码结果执行识别行的校验节点处理和所识别的列的可变节点处理。版权所有（C）2012，JPO＆INPIT

5. 发明专利

JP2010009719A Decoder and recording/reproducing system 审中-公开
标题翻译：解码器和记录/再现系统
公开(公告)号：JP2010009719A
公开(公告)日：2010-01-14
申请号：JP2008170637
申请日：2008-06-30
申请人： Fujitsu Ltd , 富士通株式会社
发明人： ICHIHARA KAZUTO
IPC分类号： G11B20/18
CPC分类号： G11B20/1833 , G11B2020/1836 , G11B2020/185 , G11B2020/1853 , H03M13/09 , H03M13/1111 , H03M13/1128 , H03M13/1515 , H03M13/19 , H03M13/2906 , H03M13/3738 , H03M13/3746 , H03M13/3753 , H03M13/3905 , H03M13/4146 , H03M13/6343
摘要： PROBLEM TO BE SOLVED: To improve error correcting capability and reduce power consumption for a multi-stage iterative decoder.
SOLUTION: The multi-stage iterative decoder having the iterative decoder constructed by composing a multi-stage channel decoder (4) and external code decoder (5), and an iterative decoder control circuit (6) for estimating the number of error symbols after decoding by using likelihood information from the external code decoder (5), interrupting the iterative decoding when the number of the error symbols is correctable by an ECC and correcting the residual errors which can be corrected by the ECC by using an ECC decoder (3) can reduce the number of times of iterative decoding and reduces power consumption.
COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提高纠错能力，降低多级迭代解码器的功耗。解决方案：具有通过组合多级信道解码器（4）和外部码解码器（5）构成的迭代解码器的多级迭代解码器，以及用于估计错误数量的迭代解码器控制电路（6）通过使用来自外部码解码器（5）的似然信息进行解码之后的符号，当由ECC校正错误符号的数量时可以中断迭代解码，并且通过使用ECC解码器校正ECC能够校正的残余错误（ 3）可以减少迭代解码的次数，降低功耗。版权所有（C）2010，JPO＆INPIT

6. 发明专利

JP3809957B2 Packet transmission protocol how to recover lost packets 有权
公开(公告)号：JP3809957B2
公开(公告)日：2006-08-16
申请号：JP2004243000
申请日：2004-08-23
申请人：デジタルファウンテン, インコーポレイテッド
发明人：ジー．ルビーマイケル
IPC分类号： G06F11/10 , H03M13/37 , H03M13/11 , H04L1/00 , H04L12/18 , H04L12/28 , H04L12/56
CPC分类号： H04L1/0057 , H03M13/1191 , H03M13/373 , H03M13/3746 , H03M13/3761 , H04L1/004 , H04L1/0041 , H04L1/0045 , H04L12/1836

7. 发明专利

JP2005065284A Method for decoding received word of finite geometrical code 有权
标题翻译：解码有效几何代码的方法
公开(公告)号：JP2005065284A
公开(公告)日：2005-03-10
申请号：JP2004234692
申请日：2004-08-11
申请人： Mitsubishi Electric Research Laboratories Inc , ミツビシ・エレクトリック・リサーチ・ラボラトリーズ・インコーポレイテッド
发明人： YEDIDIA JONATHAN S , FOSSORIER MARC P C , PALANKI RAVI
IPC分类号： G06F11/10 , G06F11/00 , H03M13/00 , H03M13/09 , H03M13/19 , H03M13/37
CPC分类号： H03M13/136 , H03M13/134 , H03M13/3738 , H03M13/3746
摘要： PROBLEM TO BE SOLVED: To improve decoding performance to decode a number of received words. SOLUTION: First, the parity check matrix representation of the code is defined. The received word is stored in a channel register. An active register represents the current state of the decoder. Each element in the active register can take three states. Votes from parity checks to elements of the active register are determined from parity checks in the matrix and the current state of the active register. The recommendation and the strength of the recommendation for each element in the active register is determined from the votes. The elements in the active register are then updated by comparing the recommendation and the strength of the recommendation with two thresholds, and the state of a corresponding bit in the received word. When termination conditions are satisfied, the decoder outputs the state of the active register. If the decoder outputs the state of the active register that does not correspond to a codeword, new representation for the code is selected, and the decoding cycle is restarted. COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：提高解码性能以解码多个接收的字。解决方案：首先，定义代码的奇偶校验矩阵表示。接收到的字存储在通道寄存器中。活动寄存器表示解码器的当前状态。活动寄存器中的每个元素都可以采用三种状态。从奇偶校验到活动寄存器的元素的投票是从矩阵中的奇偶校验和有效寄存器的当前状态确定的。活动登记册中每个要素的建议和强度由投票决定。然后通过将建议和强度与两个阈值进行比较，以及接收到的字中相应位的状态来更新活动寄存器中的元素。当满足终止条件时，解码器输出有效寄存器的状态。如果解码器输出与码字不对应的活动寄存器的状态，则选择代码的新表示，并重新开始解码周期。版权所有（C）2005，JPO＆NCIPI

8. 发明专利

JP6193477B2 ターボ等化を行う受信装置有权
公开(公告)号：JP6193477B2
公开(公告)日：2017-09-06
申请号：JP2016511484
申请日：2015-03-05
申请人：株式会社日立国際電気
发明人：伊藤圭 , 山本敬亮 , 仲田樹広
IPC分类号： H03M13/27 , H04L27/01 , H04L27/00 , H03M13/45
CPC分类号： H04L25/03318 , H03M13/258 , H03M13/2948 , H03M13/2957 , H03M13/3746 , H03M13/6331 , H04L1/0045 , H04L1/0058

9. 发明专利

JP5330428B2 Data storage device and the error detection and correction method 有权
公开(公告)号：JP5330428B2
公开(公告)日：2013-10-30
申请号：JP2011034601
申请日：2011-02-21
申请人：株式会社東芝
发明人：祐行茂呂
IPC分类号： G06F12/16 , G06F3/06 , H03M13/15
CPC分类号： H03M13/09 , G06F11/1048 , H03M13/13 , H03M13/3746
摘要： According to one embodiment, a data storage device includes a read module, an ECC module, and a controller. The read module is configured to read data to be accessed and designation data designating the data, from nonvolatile memories. The ECC module is configured to perform an error check and correction process on the data and designation data read by the read module. The controller is configured to correct the designation data if the ECC module cannot correct the designation data and to perform an error detection process based on the designation data corrected.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式