专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017208667A A/D変換回路审中-公开
公开(公告)号：JP2017208667A
公开(公告)日：2017-11-24
申请号：JP2016099002
申请日：2016-05-17
申请人：ローム株式会社
发明人：山口晴久 , 伊藤謹司
IPC分类号： H03M1/10
CPC分类号： H03M1/1076 , H01L27/02 , H03M1/0602 , H03M1/0697 , H03M1/1038 , H03M1/34 , H03M1/00 , H03M1/12 , H03M1/1225 , H03M1/785
摘要：【課題】経時的な特性変化を検出可能なA/Dコンバータを提供する。【解決手段】マルチプレクサ104は、キャリブレーションモードまたは自己診断モードにおいて校正用電圧V CAL を選択する。A/Dコンバータ106は、マルチプレクサ104の出力信号S1をデジタル信号S2に変換する。不揮発性メモリ108は、キャリブレーションモードにおいてA/Dコンバータ106に校正用電圧V CAL を入力したときのデジタル信号S2 CAL と、当該デジタル信号S2 CAL にもとづいて計算されるキャリブレーションデータ130とを保持する。自己診断回路120は、自己診断モードにおいてA/Dコンバータ106に校正用電圧V CAL を入力したときのデジタル信号S2 DIAG と、不揮発性メモリ108に格納されるデジタル信号S2 CAL とにもとづいて、A/Dコンバータ106を診断する。【選択図】図1

2. 发明专利

JP2003283336A A/d conversion circuit 有权
标题翻译： A / D转换电路
公开(公告)号：JP2003283336A
公开(公告)日：2003-10-03
申请号：JP2002081207
申请日：2002-03-22
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： HARADA TAKASHI
IPC分类号： H03M1/38 , H03M1/06 , H03M1/10 , H03M1/46
CPC分类号： H03M1/0697 , H03M1/462
摘要： PROBLEM TO BE SOLVED: To provide a sequential comparison type analog to digital conversion circuit capable of conducting analog to digital conversion in high-speed and high accuracy. SOLUTION: A redundant comparison cycle is provided in a comparison cycle for conducting the predetermined number of comparisons, at a conversion sequence for converting an analog input voltage (Vin) to a digital signal. The redundant comparison cycle is additionally arranged at the end of the predetermined number of comparisons or inserted into an ordinary comparison cycle. According to this arrangement, a period in which a converted value is converged to the analog input voltage can be provided when a redundant cycle is added. A result of an accurate final conversion can be generated by error correction, even if an error occurs. COPYRIGHT: (C)2004,JPO
摘要翻译：要解决的问题：提供能够以高速和高精度进行模数转换的顺序比较型模数转换电路。解决方案：在用于将模拟输入电压（Vin）转换为数字信号的转换顺序进行预定数量的比较的比较循环中提供冗余比较循环。冗余比较循环另外设置在预定数量的比较结束时或插入到普通比较循环中。根据这种配置，当添加冗余周期时，可以提供转换值收敛到模拟输入电压的时段。即使发生错误，也可以通过纠错产生准确的最终转换的结果。版权所有（C）2004，JPO

3. 发明专利

JP2013048366A Successive approximation ad converter and radio receiver 有权
标题翻译：连续逼近AD转换器和无线接收器
公开(公告)号：JP2013048366A
公开(公告)日：2013-03-07
申请号：JP2011186130
申请日：2011-08-29
申请人： Toshiba Corp , 株式会社東芝
发明人： FURUTA MASANORI
IPC分类号： H03M1/74
CPC分类号： H03M1/0697 , H03M1/468
摘要： PROBLEM TO BE SOLVED: To implement low error AD conversion while reducing the power consumption of a driver for driving a capacitive DA converter.SOLUTION: The binary-weighted capacitive DA converter generates a residual signal in each cycle corresponding to each bit of N bits on the basis of an analog input signal and a reference voltage. A first comparator compares the residual signal at a first time point in the cycle with a predetermined voltage to produce a first comparison result indicating a logic value. A register holds the first comparison result. A second comparator compares the residual signal at a second time point in the cycle later than the first time point with the predetermined voltage to produce a second comparison result indicating a logic value. An error determination circuit generates an error detection signal if the first comparison result is different from the second comparison result. An error correction circuit inverts and outputs the first comparison result read out from the register when the error determination circuit generates the error detection signal.
摘要翻译：要解决的问题：实现低误差AD转换，同时降低用于驱动电容DA转换器的驱动器的功耗。解决方案：二进制加权电容DA转换器基于模拟输入信号和参考电压，在与N位的每个位相对应的每个周期中产生残留信号。第一比较器将循环中的第一时间点处的残留信号与预定电压进行比较，以产生指示逻辑值的第一比较结果。寄存器保存第一个比较结果。第二比较器比较具有预定电压的第一时间点之后的循环中的第二时间点处的残留信号，以产生指示逻辑值的第二比较结果。如果第一比较结果与第二比较结果不同，则错误确定电路产生错误检测信号。当错误确定电路产生错误检测信号时，纠错电路反转并输出从寄存器读出的第一比较结果。版权所有（C）2013，JPO＆INPIT

4. 发明专利

JP4428349B2 D / A converter circuit 有权
公开(公告)号：JP4428349B2
公开(公告)日：2010-03-10
申请号：JP2006052704
申请日：2006-02-28
申请人：ソニー株式会社
发明人：洋介植野
IPC分类号： H03M1/10 , H03M1/66
CPC分类号： H03M1/0697 , H03M1/667

5. 发明专利

JP2007235379A Digital/analog conversion circuit 有权
标题翻译：数字/模拟转换电路
公开(公告)号：JP2007235379A
公开(公告)日：2007-09-13
申请号：JP2006052704
申请日：2006-02-28
申请人： Sony Corp , ソニー株式会社
发明人： UENO YOSUKE
IPC分类号： H03M1/10
CPC分类号： H03M1/0697 , H03M1/667
摘要： PROBLEM TO BE SOLVED: To provide a cyclic digital/analog conversion circuit capable of reducing a conversion error accompanied by the mismatch of capacitance. SOLUTION: An operation sequence comprising a sampling operation, an electric charge distribution operation, an electric charge storage operation, and an electric charge reset operation is configured so as to express an error transfer function in each bit in a way of a cyclic rational expression. That is, a control circuit 10 controls a voltage application circuit 20 and a connection circuit 30 so that the number of times of the electric charge distribution operations by one capacitor is twice the number of times of the sampling operations or the electric charge storage operations in a series of operations from the sampling of electric charges in each bit to the distribution of the electric charges in the final electric charge distribution operations. Since the error transfer function of each bit is brought into a higher order least value accompanied by the mismatch of capacitance in this way, even if a binary code Din takes any value, an output error accompanied by the mismatch of capacitance can be suppressed to a least value at all times. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种循环数字/模拟转换电路，能够减少伴随电容失配的转换误差。解决方案：包括采样操作，电荷分配操作，电荷存储操作和电荷重置操作的操作序列被配置为以循环的方式表示每个位中的误差传递函数理性表达。也就是说，控制电路10控制电压施加电路20和连接电路30，使得一个电容器的电荷分配操作的次数是采样操作次数或电荷存储操作次数的两倍从最终电荷分配操作中的每一位中的电荷采样到电荷的分配的一系列操作。由于每个位的误差传递函数以这种方式被带入伴随电容失配的较高阶最小值，所以即使二进制码Din取任何值，也可以将伴随着电容失配的输出误差抑制到始终是最小的价值。版权所有（C）2007，JPO＆INPIT

6. 发明专利

JPWO2014038173A1 ＡＤ変換器及び受信装置有权
标题翻译： AD转换器和所述接收装置
公开(公告)号：JPWO2014038173A1
公开(公告)日：2016-08-08
申请号：JP2014534182
申请日：2013-09-02
申请人：パナソニック株式会社
发明人：高山　雅夫 , 雅夫高山 , 中　順一 , 順一中 , 直也四十九 , 直也四十九
IPC分类号： H03M1/12
CPC分类号： H03M1/0624 , H03M1/00 , H03M1/0697 , H03M1/12 , H03M1/34 , H03M1/36 , H03M1/361
摘要： AD変換器の変換精度を向上できるAD変換器を提供する。AD変換器は、第2のクロックを用いて、第1のクロックを生成するクロック生成器と、第1のクロックの第1の期間において、入力信号と所定値とを比較するための比較回路と、第1のクロックの第2の期間において、次回の比較動作のために内部電圧を所定値にプリチャージするためのプリチャージ回路と、を含む比較器と、を備え、クロック生成器は、比較器のプリチャージ回路のレプリカ回路を含み、プリチャージ回路のレプリカ回路において、プリチャージの開始から終了までの期間であるプリチャージ期間を、前記第1のクロックの第2の期間とする。
摘要翻译：提供了能够提高AD转换器的转换精度的AD转换器。 AD转换器，使用所述第二时钟，以及用于产生第一时钟的时钟发生器，所述第一时钟，用于将输入信号与预定值进行比较的比较电路的第一个周期的在第一时钟的第二时间段，并包括一个预充电电路预充电的内部电压为预定值的比较器，该用于下一比较操作，时钟发生器，比较包括容器的预充电电路的一个复制电路，预充电电路的复制电路，预充电期间是从开始到所述预充电的结束的时段，并且所述时钟的第一个第二时间段。

7. 发明专利

JP5100521B2 Successive approximation analog / digital converter and successive approximation analog / digital conversion method 有权
公开(公告)号：JP5100521B2
公开(公告)日：2012-12-19
申请号：JP2008152738
申请日：2008-06-11
申请人：ルネサスエレクトロニクス株式会社
发明人：親史吉永
IPC分类号： H03M1/14 , H03M1/36
CPC分类号： H03M1/0697 , H03M1/144 , H03M1/46

8. 发明专利

JP2009302716A Successive approximation type analog/digital converter and operation method of the successive approximation type analog/digital converter 有权
标题翻译：连续逼近类型模拟/数字转换器和后续逼近型模拟/数字转换器的操作方法
公开(公告)号：JP2009302716A
公开(公告)日：2009-12-24
申请号：JP2008152738
申请日：2008-06-11
申请人： Nec Electronics Corp , Necエレクトロニクス株式会社
发明人： YOSHINAGA CHIKAFUMI
IPC分类号： H03M1/14 , H03M1/36
CPC分类号： H03M1/0697 , H03M1/144 , H03M1/46
摘要： PROBLEM TO BE SOLVED: To solve the problem, wherein it is difficult to realized high-speed conversion because of the number of comparison times increases, when the accuracy of parallel comparison is improved in the conventional analog/digital conversion. SOLUTION: This successive approximation type analog/digital converter includes a sample hold circuit 103, D/A converters 111 to 113, comparators 104 to 106, successive approximation registers 108 to 110, and a timing control circuit 102 and can perform redundant comparison. The comparators successively perform parallel comparison which compares an analog input voltage with each of a plurality of comparison voltages. The successive approximation registers set the next prescribed search voltage range to be within the preceding prescribed search voltage range, on the basis of the result of the parallel comparison, when the result of the parallel comparison is obtained. The timing control circuit generates a signal for switching from parallel comparison to redundant comparison at prescribed timing. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：为了解决由于比较次数增加而难以实现高速转换的问题，当在常规模拟/数字转换中提高并行比较的精度时。解决方案：该逐次逼近型模拟/数字转换器包括采样保持电路103，D / A转换器111至113，比较器104至106，逐次逼近寄存器108至110和定时控制电路102，并且可以执行冗余比较。比较器依次执行并行比较，其将模拟输入电压与多个比较电压中的每一个进行比较。基于并行比较的结果，当获得并行比较的结果时，逐次逼近寄存器将下一个规定的搜索电压范围设置在前面规定的搜索电压范围内。定时控制电路在规定的定时产生用于从并行比较切换到冗余比较的信号。版权所有（C）2010，JPO＆INPIT

9. 发明专利

JP6102279B2 逐次比較型AD変換器及び逐次比較型AD変換方法有权
公开(公告)号：JP6102279B2
公开(公告)日：2017-03-29
申请号：JP2013012146
申请日：2013-01-25
申请人：ミツミ電機株式会社
发明人：瀬川智貴 , 井上文裕
IPC分类号： H03M1/46
CPC分类号： H03M1/1245 , H03M1/40 , H03M1/0687 , H03M1/0697

10. 发明专利

JP5657490B2 逐次比較型ＡＤ変換器および無線受信機有权
标题翻译：逐次逼近AD转换器和无线电接收器
公开(公告)号：JP5657490B2
公开(公告)日：2015-01-21
申请号：JP2011186130
申请日：2011-08-29
申请人：株式会社東芝
发明人：田雅則古 , 田雅則古
IPC分类号： H03M1/74
CPC分类号： H03M1/0697 , H03M1/468

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式