会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明专利
    • Counter, count method, ad converter, solid state image sensor, and electronic apparatus
    • 计数器,计数方法,AD转换器,固态图像传感器和电子设备
    • JP2014003522A
    • 2014-01-09
    • JP2012138604
    • 2012-06-20
    • Sony Corpソニー株式会社
    • HISAMATSU YASUAKI
    • H04N5/378H04N5/374
    • H04N5/3742H03K21/023H03K21/026H03K21/38H03K23/86H03M1/34H04N5/37455H04N5/3765
    • PROBLEM TO BE SOLVED: To obtain a counter which performs counting at both edges of an input clock CK, without using a logic inversion counter, and can calculate and output a desired value.SOLUTION: The counter which performs counting at both edges of an input clock, and outputs an addition value or a subtraction value of the previous count value and the next count value comprises: a first latch circuit for latching the input clock; a second latch circuit for latching the output from the first latch circuit; a holding section for holding the data at 0-bit of the count value; and a correcting section performing count correction of the data at 1-bit and subsequent bits of the count value on the basis of the outputs from the second latch circuit and the holding section. The disclosure is applicable to an ADC, a solid state image sensor including the same, and an electronic apparatus including an image pick-up section which includes the solid state image sensor.
    • 要解决的问题:获得在不使用逻辑反转计数器的情况下在输入时钟CK的两边执行计数的计数器,并且可以计算并输出所需的值。解决方案:在输入的两个边缘进行计数的计数器 并输出前一个计数值的相加值或减法值,并且下一个计数值包括:用于锁存输入时钟的第一锁存电路; 用于锁存来自第一锁存电路的输出的第二锁存电路; 用于将数据保存在计数值的0位的保持部分; 以及校正部分,基于来自第二锁存电路和保持部分的输出,对计数值的1位和后续位进行数据的计数校正。 本公开可应用于包括该ADC的固态图像传感器的ADC,以及包括固态图像传感器的图像拾取部的电子设备。
    • 8. 发明专利
    • 分周回路および位相同期回路
    • 频率分路电路和相位同步电路
    • JP2015149516A
    • 2015-08-20
    • JP2014019650
    • 2014-02-04
    • ソニー株式会社
    • 田中 悠介小森 健司
    • H03L7/08H03K23/40
    • H03K21/026H03K21/023H03L7/099H03L7/18
    • 【課題】少ない構成要素で回路を実現できる分周回路を得る。 【解決手段】第1の動作モードでは、第1のクロック信号と第1の信号との排他的論理和を求めて第2の信号として出力し、第2の動作モードでは、第1のクロック信号を第2の信号として出力するモード選択部と、第2の信号および第2のクロック信号に基づいて、第2のクロック信号を生成して出力するとともに、第2のクロック信号、または第2のクロック信号と同位相の第3のクロック信号を第1の信号として出力するクロック生成部とを備える。 【選択図】図1
    • 要解决的问题:提供能够实现具有少量组成元件的电路的分频器电路。解决方案:分频器电路包括:模式选择部分,其中,在第一操作模式中,异或 获得第一时钟信号和第一信号作为第二信号输出,并且在第二操作模式中,将第一时钟信号作为第二信号输出; 以及时钟产生部分,其中基于第二信号和第二时钟信号产生和输出第二时钟信号,并且将第二时钟信号或与第二时钟信号具有相同相位的第三时钟信号输出为 第一个信号。