专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5505286B2 Differential amplifier circuit 有权
公开(公告)号：JP5505286B2
公开(公告)日：2014-05-28
申请号：JP2010270747
申请日：2010-12-03
申请人：富士通株式会社
发明人：亜希子峰山 , 陽一川野 , 俊秀鈴木
IPC分类号： H03F3/68 , H03F1/32 , H03F3/45
CPC分类号： H03F3/45179 , H03F1/56 , H03F2200/102 , H03F2200/387 , H03F2203/45318 , H03F2203/45332 , H03F2203/45654 , H03F2203/45688

2. 发明专利

JP2007006484A Differential amplifier 有权
标题翻译：差分放大器
公开(公告)号：JP2007006484A
公开(公告)日：2007-01-11
申请号：JP2006169738
申请日：2006-06-20
申请人： Seiko Epson Corp , セイコーエプソン株式会社
发明人： EID SALEM , BLUM GREGORY
IPC分类号： H03F1/14 , H03F1/26 , H03F3/45
CPC分类号： H03F1/26 , H03F1/14 , H03F3/191 , H03F3/45183 , H03F2200/294 , H03F2200/372 , H03F2203/45332 , H03F2203/45366 , H03F2203/45464 , H03F2203/45544 , H03F2203/45608 , H03F2203/45622 , H03F2203/45638
摘要： PROBLEM TO BE SOLVED: To provide a neutralization technique for differential low noise amplifiers (LNAs).
SOLUTION: A differential LNA has first and second input MOS transistors (MT, MC), with differential inputs applied to their respective control gates and differential outputs taken at their respective drains. A gate-to-drain, Cgd, feedback capacitances of the first and second input MOS transistors are neutralized by respective gate-to-source, Cgs, capacitances in the two neutralizing MOS transistors (MN1, MN2).
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：为差分低噪声放大器（LNA）提供中和技术。
解决方案：差分LNA具有第一和第二输入MOS晶体管（MT，MC），差分输入施加到其各自的控制栅极，并在其各自的漏极处采用差分输出。两个中和MOS晶体管（MN1，MN2）中的第一和第二输入MOS晶体管的栅极至漏极Cgd反馈电容被相应的栅极至源极，Cgs，电容中和。版权所有（C）2007，JPO＆INPIT

3. 发明专利

JP2014532327A デジタル・プリディストーション・フィルタシステムおよび方法有权
标题翻译：数字预失真过滤系统和方法
公开(公告)号：JP2014532327A
公开(公告)日：2014-12-04
申请号：JP2014530895
申请日：2012-09-14
申请人：パワーウェーブ・テクノロジーズ・エスエイアールエルPowerwave Technologies S.A.R.L. , パワーウェーブ・テクノロジーズ・エスエイアールエルPowerwave Technologies S.A.R.L.
发明人：パシャ−コジョーリ・マジド , メイデン・リチャード
IPC分类号： H04B1/04 , H03H17/02 , H03H17/06
CPC分类号： H04L25/49 , H03F1/3241 , H03F3/193 , H03F3/45179 , H03F2200/405 , H03F2203/45318 , H03F2203/45332 , H03F2203/45394 , H04B15/00 , H04L25/03343 , H04L25/03834 , H04L27/2614 , H04L27/367 , H04L2025/03414 , H04L2025/03503
摘要：出力部付近の狭通過帯域フィルター(304)の性能を改善するためのデジタルプレディストータ(112)を開示する。デジタルプレディストータ(112)は、通過帯域フィルター(304)の特徴に基づいて、信号に振幅補正を提供する。フィルター群遅延プレディストータ(136)も、狭通過帯域フィルター(304)により導入された群遅延の変形を補正するのに使用され得る。
摘要翻译：它公开了一种改进在输出单元（304）（112）附近的窄通带滤波器的性能的数字预失真器。数字预失真器（112），基于所述带通滤波器（304）的特征，提供了振幅校正信号。滤波器群延迟预失真器（136）也可被用来校正由窄带通滤波器（304）引入的群延迟的变形。

4. 发明专利

JP2012191600A Amplifier circuit 有权
标题翻译：放大器电路
公开(公告)号：JP2012191600A
公开(公告)日：2012-10-04
申请号：JP2011228040
申请日：2011-10-17
申请人： Fujitsu Ltd , 富士通株式会社
发明人： MINEYAMA AKIKO
IPC分类号： H03F1/00
CPC分类号： H03F3/217 , H03F1/347 , H03F3/45179 , H03F2203/45318 , H03F2203/45332
摘要： PROBLEM TO BE SOLVED: To provide a small amplifier circuit capable of amplifying a single-phase signal with a high gain.SOLUTION: An amplifier circuit has: a first transformer (306) in which a first inductor (303) and a second inductor (304) are magnetically coupled; a first field-effect transistor (305) having a gate connected with a first input node (N1) via the first inductor (303), a drain connected with a drain bias potential node (Vd) via the second inductor (304), and a source connected with a reference potential node; and a first output node (OUT) connected with the drain of the first field-effect transistor (305).
摘要翻译：要解决的问题：提供能够以高增益放大单相信号的小放大器电路。解决方案：放大器电路具有：第一变压器（306），其中第一电感器（303）和第二电感器（304）被磁耦合; 经由第一电感器（303）具有与第一输入节点（N1）连接的栅极的第一场效应晶体管（305），经由第二电感器（304）与漏极偏置电位节点（Vd）连接的漏极，以及与参考电位节点连接的源; 以及与第一场效应晶体管（305）的漏极连接的第一输出节点（OUT）。版权所有（C）2013，JPO＆INPIT

5. 发明专利

JP2007235938A Single-ended input to differential-ended output low noise amplifier 审中-公开
标题翻译：单端输入差分输出低噪声放大器
公开(公告)号：JP2007235938A
公开(公告)日：2007-09-13
申请号：JP2007017554
申请日：2007-01-29
申请人： Princeton Technology Corp , 普誠科技股▲ふん▼有限公司
发明人： KAO NIEN-AN , CHANG KWO-WEI
IPC分类号： H03F3/45 , H03F3/195
CPC分类号： H03F3/45183 , H03F1/223 , H03F3/19 , H03F2200/108 , H03F2200/243 , H03F2200/294 , H03F2200/451 , H03F2200/492 , H03F2203/45166 , H03F2203/45332 , H03F2203/45631
摘要： PROBLEM TO BE SOLVED: To provide a single-ended input/differential-ended output amplifier including an amplifier and a single-ended input/differential-ended output conversion circuit.
SOLUTION: The present invention includes a single-ended input/differential-ended output conversion circuit, for converting an amplified signal to a differential signal pair, comprising a first transistor having a first gate coupled to a single-ended amplified signal of an amplifier, a first first terminal coupled to a second output 409 and a first second terminal coupled to a first node B; a second capacitor 406 having a second gate, a second first terminal coupled to a third output 409' and a second second terminal coupled to the second node B; a second capacitor 406 coupled between the second output and the second gate; a first resistor 403 coupled between the second output and a voltage source; a second resistor 404 coupled between the third output and the voltage source; and a current source 405 coupled between a first node and a ground.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供包括放大器和单端输入/差分端输出转换电路的单端输入/差分端输出放大器。解决方案：本发明包括用于将放大信号转换成差分信号对的单端输入/差分端输出转换电路，包括第一晶体管，其具有耦合到单端放大信号的第一栅极放大器，耦合到第二输出409的第一第一端子和耦合到第一节点B的第一第二端子; 具有第二栅极的第二电容器406，耦合到第三输出端409'的第二第一端子和耦合到第二节点B的第二端子; 耦合在第二输出端和第二栅极之间的第二电容器406; 耦合在第二输出端和电压源之间的第一电阻器403; 耦合在第三输出端和电压源之间的第二电阻器404; 以及耦合在第一节点和地面之间的电流源405。版权所有（C）2007，JPO＆INPIT

6. 发明专利

JP2018164148A 電力増幅回路审中-公开
公开(公告)号：JP2018164148A
公开(公告)日：2018-10-18
申请号：JP2017059187
申请日：2017-03-24
申请人：パナソニック株式会社
发明人：阿部敬之
IPC分类号： H03F3/24 , H03F1/14
CPC分类号： H03F3/45264 , H03F1/0216 , H03F1/347 , H03F1/56 , H03F3/195 , H03F3/3098 , H03F3/45179 , H03F2200/222 , H03F2200/387 , H03F2203/45318 , H03F2203/45332 , H03F2203/45394
摘要：【課題】消費電力の増加を抑制でき、高利得で安定した動作を行うことができる電力増幅回路の提供に資する。【解決手段】電力増幅回路は、ソースが第1電源に接続し、入力信号をゲートで受ける第1トランジスタと、第1端子と第2端子を有し、第1端子が第1トランジスタのドレインに接続するキャパシタと、第2端子と第1トランジスタのゲートとの間に接続し、第2端子から入力される第1信号を変換し、第1信号と異なる位相を有する第2信号を第1トランジスタのゲートへ出力するトランスと、を備え、第1トランジスタのドレインから出力信号を出力する。【選択図】図2

8. 发明专利

JP2015167348A 差動増幅器审中-公开
标题翻译：差分放大器
公开(公告)号：JP2015167348A
公开(公告)日：2015-09-24
申请号：JP2014209884
申请日：2014-10-14
申请人：株式会社デンソー
发明人：佐藤隼人
IPC分类号： H03F3/195 , H03F3/45
CPC分类号： H03F3/45183 , H03F3/45085 , H03F2203/45332 , H03F2203/45374 , H03F2203/45458 , H03F2203/45476 , H03F2203/45674
摘要：【課題】回路面積の増大を抑えつつ、入力端子に加わる高周波ノイズに起因するオフセット電圧の発生を抑制する。【解決手段】第1補償コンデンサCaを第1差動入力トランジスタM1のゲート・ソース間に接続し、第2補償コンデンサCbを第1、第2差動入力トランジスタM1、M2のソースと第1電源線7との間に接続する。第1、第2差動入力トランジスタM1、M2のゲート・ソース間に伝播する交流ノイズの各振幅の差が所定値以内となるように、第1、第2補償コンデンサの容量値が設定されている。【選択図】図1
摘要翻译：要解决的问题：抑制由于添加到输入端子的高频噪声引起的偏移电压的产生，同时抑制电路面积的增加。解决方案：第一补偿电容器Ca连接在第一差分栅极和源极之间输入晶体管M1和第二补偿电容器Cb连接在第一和第二差分输入晶体管M1，M2的源极和第一电源线7之间。第一和第二补偿电容器的电容值被设置为使得差在第一和第二差分输入晶体管M1，M2的栅极和源极之间传播的AC噪声的相应振动幅度在规定值内。

9. 发明专利

JP5704051B2 増幅回路有权
标题翻译：放大电路
公开(公告)号：JP5704051B2
公开(公告)日：2015-04-22
申请号：JP2011228040
申请日：2011-10-17
申请人：富士通株式会社
发明人：峰山亜希子
IPC分类号： H03F1/00
CPC分类号： H03F3/217 , H03F1/347 , H03F3/45179 , H03F2203/45318 , H03F2203/45332

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式