专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6937272B2 高周波増幅回路有权
公开(公告)号：JP6937272B2
公开(公告)日：2021-09-22
申请号：JP2018124621
申请日：2018-06-29
申请人：株式会社東芝 , 東芝デバイス&ストレージ株式会社
发明人：瀬下敏樹 , 栗山保彦
IPC分类号： H03F1/22 , H03F3/195

2. 发明专利

JP6833691B2 集積回路と製造の方法有权
公开(公告)号：JP6833691B2
公开(公告)日：2021-02-24
申请号：JP2017532949
申请日：2015-12-16
申请人：レオナルド・エムダブリュ・リミテッド , Leonardo MW Ltd
发明人：マクラクラン、アンガス・デイビッド , スティーブンソン、ダブリュ.・イエイン
IPC分类号： H03F3/195

3. 发明专利

JP2020150388A マイクロ波集積回路审中-公开
公开(公告)号：JP2020150388A
公开(公告)日：2020-09-17
申请号：JP2019045547
申请日：2019-03-13
申请人：住友電工デバイス・イノベーション株式会社
发明人：内藤憲司
IPC分类号： H03F3/68 , H03F3/189 , H03F3/195
摘要：【課題】多段構成の増幅回路において動作条件を均一化してバイアスの調整を容易にすること。【解決手段】マイクロ波集積回路は、入力された第1の周波数を有するRF信号を増幅する低雑音アンプ31と、低雑音アンプ31から分岐された一方の第1の周波数の信号を増幅して出力する主系列増幅段と、低雑音アンプ31から分岐された他方の第1の周波数の信号を逓倍して2倍の周波数の信号を生成する分岐段と、分岐段から出力された信号を増幅して出力する副系列増幅段とが、共通の半導体基板上に集積化されている。低雑音アンプ31を構成する増幅回路、分岐段に含まれる増幅回路、主系列増幅段に含まれる増幅回路及び副系列増幅段に含まれる増幅回路は、それぞれ、電源と接地との間に直流的に直列に接続され、かつ、信号入力と信号出力との間に交流的に直列に接続されたカレントリユース型の増幅器である。【選択図】図3

4. 发明专利

JP2020129837A ロバストなAM−PMひずみ自己抑制技術を備えた超小型のマルチバンド送信器审中-公开
公开(公告)号：JP2020129837A
公开(公告)日：2020-08-27
申请号：JP2020084356
申请日：2020-05-13
申请人：インテルコーポレイション
发明人：パク,ジョンソク , ワーン,イエンジエジェイ. , ペレラノ,ステファノ , ハル,クリストファーディー.
IPC分类号： H03H7/38 , H03H7/18 , H03F3/68 , H03F3/24 , H03F3/45 , H03F3/195 , H04B1/04 , H04B1/00 , H03F1/32
摘要：【課題】ロバストなAM−PMひずみ自己抑制技術を備えた超小型のマルチバンド送信器を提供する。【解決手段】システム200において、通信装置は、通信データの1つ以上の動作帯域に従って電力信号を生成する電力増幅器110’を含み、電力増幅器の出力段で、振幅が駆動され生成される。最終段は、振幅変調−位相変調(AM−PM)ひずみを抑制する出力受動回路網206を含む。バックオフ電力モードの間、出力電力回路網コンポーネントの容量ユニットのバイアスVbiasは、全体のキャパシタンス変動を最小限とするよう調整される。出力受動回路網206は更に、動作の二重共振の間でフラットな位相応答を生成する。【選択図】図2

6. 发明专利

JP2018037801A 高周波半導体増幅回路审中-公开
公开(公告)号：JP2018037801A
公开(公告)日：2018-03-08
申请号：JP2016168465
申请日：2016-08-30
申请人：株式会社東芝 , 東芝デバイス&ストレージ株式会社
发明人：瀬下敏樹 , 栗山保彦
IPC分类号： H03F3/195 , H03F1/22
CPC分类号： H03F1/223 , H03F1/305 , H03F3/195 , H03F2200/294 , H03F2200/451 , H03F2200/453 , H03F2200/489 , H03F2200/555
摘要：【課題】ノイズ指数等の電気的特性に優れた高周波半導体増幅回路を提供する。【解決手段】高周波半導体増幅回路は、SOI(Silicon On Insulator)基板上に配置され、ソース接地の第1トランジスタと、SOI基板上に配置され、第1トランジスタにカスコード接続される第2トランジスタと、SOI基板上に配置され、第1トランジスタのゲート電圧、第2トランジスタのゲート電圧、および第2トランジスタのドレイン用の第1電圧を生成するバイアス生成回路と、を備える。バイアス生成回路は、第1トランジスタの閾値電圧を第2電圧とし、第1トランジスタのゲート−ソース間電圧に対するドレイン電流の平方根の変化を表す曲線をゲート−ソース間電圧で二階微分した曲線の最大値に対応するゲート−ソース間電圧を第3電圧としたときに、第1トランジスタのゲート電圧を第2電圧と第3電圧との間の電圧であって、第1トランジスタのドレイン−ソース間電圧より小さい電圧に設定する、高周波半導体増幅回路。【選択図】図1

7. 发明专利

JP2017055224A 高周波半導体装置审中-公开
公开(公告)号：JP2017055224A
公开(公告)日：2017-03-16
申请号：JP2015177030
申请日：2015-09-08
申请人：株式会社東芝
发明人：高木一考
IPC分类号： H01L23/12 , H03F3/195
摘要：【課題】マイクロ波集積回路と実装部材端子との間のインピーダンスのずれに対する微調整が容易な高周波半導体装置を提供する。【解決手段】高周波半導体装置10は、マイクロ波集積回路を含む半導体素子20と、金属板32と、絶縁体枠部34と、50Ωの特性インピーダンスを有する第1の伝送線路37とを含む実装部材30と、半導体素子と前記第1の伝送線路との間に配置され、50Ωの特性インピーダンスを有する第2の伝送線路44と、第2の伝送線路から離間して配置され第2の伝送線路の中央部に接続可能な容量性スタブ45とを含む中継基板40とを有する。第1のボンディングワイヤ60は、第1の伝送線路の内部端37cと、第2の伝送線路の第1の端部44bとを接続する。第2のボンディングワイヤ70は、半導体素子の第1の電極20aと、第2の伝送線路の第2の端部44aとを接続する。【選択図】図1

8. 发明专利

JPWO2014073134A1 半導体装置有权
标题翻译：半导体设备
公开(公告)号：JPWO2014073134A1
公开(公告)日：2016-09-08
申请号：JP2014545548
申请日：2013-07-02
申请人：パナソニックIpマネジメント株式会社
发明人：西嶋　将明 , 将明西嶋
IPC分类号： H03F3/60 , H03F3/195 , H04B1/04
CPC分类号： H01L23/528 , H01L23/66 , H01L27/0629 , H01L28/60 , H01L29/2003 , H01L29/7787 , H01L29/861 , H01L2223/6611 , H01L2223/6655 , H01L2224/45144 , H01L2224/48091 , H01L2224/49175 , H01L2924/12032 , H01L2924/1305 , H01L2924/13091 , H01L2924/3011 , H01L2924/30111 , H03F1/565 , H03F3/193 , H03F3/195 , H03F3/60 , H03F2200/192 , H03F2200/195 , H03F2200/204 , H03F2200/207 , H03F2200/387 , H03F2200/391 , H03H7/38 , H03K3/01 , H01L2924/00014 , H01L2924/00
摘要：半導体装置は、半導体チップと、誘電体基板と、ボンディングワイヤ(113及び112)とを有し、誘電体基板は、表面の配線パターン(110及び109)と、裏面の接地金属層とを備え、半導体チップは、能動素子と、当該能動素子の出力端に接続されたドレインパッドとを備え、配線パターン(110)は、配線パターン(109)よりもドレインパッドに近い位置に形成され、配線パターン(110)と接地金属層とで第1の容量素子が形成され、配線パターン(109)と接地金属層とで第2の容量素子が形成され、ドレインパッドは、ボンディングワイヤ(113)を介して配線パターン(110)と接続され、ボンディングワイヤ(112)を介して配線パターン(109)と接続され、ボンディングワイヤ(113)と第1の容量素子とにより高域通過型整合回路が形成されている。
摘要翻译：该半导体器件包括一个半导体芯片，并在电介质基板，和接合线（113和112），所述电介质基板上设置有配线图案（110和109）的表面上，与接地金属层的背面，该半导体芯片包括：有源元件，以及漏极连接垫到有源元件的输出端，布线图案（110），而不是布线图案（109）在靠近漏极焊盘的位置上，布线图案形成（ 110）和形成在接地金属层之间的第一电容器，所述第二电容元件通过布线图案（109）和接地金属层，通过接合线（漏极焊盘布线113）形成连接到所述图案（110）连接到经由接合线（112）（109），所述高通匹配电路由接合线（113）和所述第一电容器所形成的布线图案。

9. 发明专利

JPWO2014073091A1 カスコードアンプ有权
标题翻译：级联放大器
公开(公告)号：JPWO2014073091A1
公开(公告)日：2016-09-08
申请号：JP2014545521
申请日：2012-11-09
申请人：三菱電機株式会社
发明人：勝也嘉藤 , 勝也嘉藤 , 宮下　美代 , 美代宮下 , 俊英岡 , 俊英岡 , 堀口　健一 , 健一堀口 , 森　一富 , 一富森 , 謙治向井 , 謙治向井 , 孝信藤原 , 孝信藤原
IPC分类号： H03F3/195 , H01L21/822 , H01L27/04 , H03F3/24
CPC分类号： H03F1/223 , H01L23/4824 , H01L23/5223 , H01L27/0207 , H01L27/0629 , H01L27/088 , H01L2924/0002 , H03F3/193 , H03F3/21 , H03F2200/222 , H03F2200/315 , H03F2200/387 , H03F2200/451 , H03F2200/75 , H01L2924/00
摘要：複数のソース接地トランジスタ(3)が互いに並列に接続され、複数のゲート接地トランジスタ(4)が互いに並列に接続されている。複数のゲート接地トランジスタ(4)のソース(4s)が複数のソース接地トランジスタ(3)のドレイン(3d)にそれぞれ接続されている。複数のグラウンドパッド(5)が複数のソース接地トランジスタ(3)のソース(3s)に接続されている。複数の接地容量(6)が複数のゲート接地トランジスタ(4)のゲート(4g)とグラウンドパッド(5)との間に接続されている。グラウンドパッド(5)と複数のゲート接地トランジスタ(4)との間において、複数のソース接地トランジスタ(3)と複数の接地容量(6)が交互に配置されている。
摘要翻译：多个源极晶体管（3）中的一个连接在彼此平行，多个栅极接地晶体管（4）的并联连接彼此。多个栅极接地晶体管（4）的源极（4S）被连接到多个源极晶体管（3）的漏极（3D）。多个接地焊盘（5）被连接到源极的多个源极晶体管的的（3S）（3）。多个接地电容（6）的连接在栅极和（4G）和接地焊盘之间的多个栅极接地的晶体管的（5）（4）。接地焊盘（5）和多个栅极接地晶体管的（4）之间，多个源极晶体管（3）的和多个接地电容（6）的交替排列。

10. 发明专利

JP5880980B2 電力増幅モジュール有权
公开(公告)号：JP5880980B2
公开(公告)日：2016-03-09
申请号：JP2013270071
申请日：2013-12-26
申请人：株式会社村田製作所
发明人：齋藤賢志
IPC分类号： H03F3/195 , H03F3/24
CPC分类号： H03F3/19 , H03F1/0261 , H03F1/56 , H03F3/245 , H03G1/0088 , H03F2200/18 , H03F2200/387 , H03F2200/411 , H03F2200/451 , H03F2200/504

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式