专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

KR20210024269A KR20210024269A - Nonvolatile memory device including fast read page and storage device including the same 审中-公开
公开(公告)号：KR20210024269A
公开(公告)日：2021-03-05
申请号：KR1020190102178A
申请日：2019-08-21
申请人： 삼성전자주식회사
发明人： 이윤정 , 김찬하 , 노강호 , 이희원
IPC分类号： G11C16/10 , G06F3/06 , G11C16/04 , G11C16/08 , G11C16/26
CPC分类号： G11C11/5671 , G06F3/0658 , G06F3/0659 , G11C16/08 , G11C16/10 , G11C16/26 , G11C16/0483 , G11C2207/2272 , G11C2211/563 , G11C2211/5641 , G11C2216/14
摘要： 불휘발성 메모리 장치와 메모리 컨트롤러를 포함하는 스토리지 장치가 개시된다. 불휘발성 메모리 장치는 복수의 메모리 셀들을 포함한다. 메모리 컨트롤러는 선택된 워드 라인에 연결된 메모리 셀들을 프로그램 한다. 프로그램 된 메모리 셀들은 하나의 읽기 전압에 의해 데이터가 판별되는 빠른 읽기 페이지, 및 각각이 복수의 읽기 전압들에 의해 데이터가 판별되는 복수의 노멀 읽기 페이지들을 포함한다. 복수의 노멀 읽기 페이지들 중 제 1 노멀 읽기 페이지의 데이터를 판별하는데 요구되는 제 1 읽기 전압들의 개수와, 상기 복수의 노멀 읽기 페이지들 중 제 2 노멀 읽기 페이지의 데이터를 판별하는데 요구되는 제 2 읽기 전압들의 개수는 동일하다.

2. 发明专利

JP2013077371A Nonvolatile memory device and soft-decision read method thereof 审中-公开
标题翻译：非易失性存储器件及其软判决读取方法
公开(公告)号：JP2013077371A
公开(公告)日：2013-04-25
申请号：JP2012219634
申请日：2012-10-01
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： ZHU SUNG-HYUNG , SONG KI-WHAN , LEE JU SEOK , CUI QIHUAN
IPC分类号： G11C16/06 , G11C16/02 , G11C16/04 , G11C29/42
CPC分类号： G11C16/26 , G11C11/5642 , G11C16/0483 , G11C16/08 , G11C2211/563
摘要： PROBLEM TO BE SOLVED: To provide an improved read scheme which can reduce read/program time for a nonvolatile memory device.SOLUTION: A soft-decision read method of a nonvolatile memory device includes receiving a soft-decision read command, applying a read voltage to a selected word line, pre-charging bit lines respectively connected to selected memory cells of the selected word line, continuously sensing states of the selected memory cells. While sensing states of the selected memory cells, the pre-charged voltages of the bit lines and the read voltage supplied to the selected word line are not varied.
摘要翻译：要解决的问题：提供可以减少非易失性存储器件的读取/编程时间的改进的读取方案。解决方案：非易失性存储器件的软判决读取方法包括接收软判决读取命令，将读取电压施加到所选择的字线，对分别连接到所选字的所选存储单元的位线进行预充电线，连续检测所选存储单元的状态。当检测所选存储单元的状态时，位线的预充电电压和提供给所选字线的读取电压不变。版权所有（C）2013，JPO＆INPIT

3. 发明专利

JP2018055736A 半導体記憶装置审中-公开
公开(公告)号：JP2018055736A
公开(公告)日：2018-04-05
申请号：JP2016187472
申请日：2016-09-26
申请人：東芝メモリ株式会社
发明人：皆川絋恵 , 白川政信
IPC分类号： G11C16/06 , G11C16/02
CPC分类号： G11C16/3459 , G11C11/5671 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/16 , G11C16/26 , G11C2211/562 , G11C2211/5621 , G11C2211/563 , H01L27/11582
摘要：【課題】動作信頼性を向上できる半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第1メモリセルと、第2メモリセルと、第1メモリセルに接続された第1ワード線と、第2メモリセルに接続された第2ワード線と、を具備し、第1ワード線に第1プログラム電圧を印加し、第1プログラム電圧の印加の後、第2ワード線に、第1プログラム電圧よりも小さい第2プログラム電圧を印加し、第2プログラム電圧の印加の後、第1ワード線に第1ベリファイ電圧を印加し、第1ベリファイ電圧の印加の後、第2ワード線に、第1ベリファイ電圧よりも小さい第2ベリファイ電圧を印加する。【選択図】図17

4. 发明专利

JP2009524176A Method and system for error correction in flash memory 有权
公开(公告)号：JP2009524176A
公开(公告)日：2009-06-25
申请号：JP2008551451
申请日：2007-01-19
申请人：マーベルワールドトレードリミテッド
发明人：ウー、ジニング , スタルジャ、パンタス , ラマムーシー、アディチャ
IPC分类号： G11C16/06 , G06F12/16
CPC分类号： G06F11/1068 , G06F11/1072 , G06F11/1666 , G06F2212/403 , G11C7/02 , G11C7/1006 , G11C7/16 , G11C11/56 , G11C11/5621 , G11C16/10 , G11C27/005 , G11C29/00 , G11C2029/0411 , G11C2207/16 , G11C2211/562 , G11C2211/563 , H03M13/1177 , H03M13/1515
摘要：【課題】
【解決手段】固体不揮発性メモリユニットを提供する。該メモリユニットは、第１のデジタルレベル数で特徴付けられるデータを格納する多重レベル固体不揮発性メモリアレイを備える。該メモリユニットはさらに、入力と出力を持つアナログ／デジタルコンバータを備える。当該アナログ／デジタルコンバータの入力は、多重レベル固体不揮発性メモリアレイからデータを受け取る。当該アナログ／デジタルコンバータの出力は、第１のデジタルレベル数よりも多い第２のデジタルレベル数で特徴付けられるデジタル信号を出力する。
【選択図】図３Ａ

5. 发明专利

JP2018120648A 半導体記憶装置审中-公开
公开(公告)号：JP2018120648A
公开(公告)日：2018-08-02
申请号：JP2017009649
申请日：2017-01-23
申请人：東芝メモリ株式会社
发明人：鎌田義彦
IPC分类号： G11C16/04 , G11C16/02 , G11C16/06
CPC分类号： G11C11/4091 , G11C7/08 , G11C11/406 , G11C11/4074 , G11C11/4094 , G11C11/4097 , G11C11/5642 , G11C11/5671 , G11C16/0483 , G11C2211/5621 , G11C2211/563 , G11C2211/5642
摘要：【課題】より高速な動作が可能なセンスアンプ回路を含んだ半導体記憶装置を提供する。【解決手段】一実施形態による半導体記憶装置は、セルトランジスタと、ビット線と、センスアンプ回路と、制御部と、を備える。ビット線は、セルトランジスタの一端と電気的に接続されている。センスアンプ回路は、ビット線と電気的に接続されたゲートを有する第1トランジスタと、第1トランジスタの第1端と直列に接続された第2トランジスタとを備える。制御部は、第1トランジスタの第2端に第1電圧および第2電圧を印加できるように構成されている。第1電圧および第2電圧は、0Vより高く、互いに異なる大きさを有する。【選択図】図5

6. 发明专利

JP2012064271A Multivalued resistance change memory 审中-公开
标题翻译：多变电阻变化记忆
公开(公告)号：JP2012064271A
公开(公告)日：2012-03-29
申请号：JP2010207178
申请日：2010-09-15
申请人： Toshiba Corp , 株式会社東芝
发明人： ICHIHARA REIKA
IPC分类号： G11C13/00 , H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： G11C11/5685 , G11C13/003 , G11C13/004 , G11C13/0069 , G11C13/0097 , G11C2013/0092 , G11C2211/562 , G11C2211/563 , G11C2213/76 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1675
摘要： PROBLEM TO BE SOLVED: To provide a multivalued resistance change memory which has excellent writing controllability and high reliability.SOLUTION: The multivalued resistance change memory includes: a first resistance change film RW1 whose one end is connected to a first node N1 and the other end is connected to a second node N2; a second resistance change film RW2 whose one end is connected to a third node N3 and the other end is connected to the second node N2; a memory cell MC provided with a capacitor CP connected between the first and second nodes N1 and N2; a voltage pulse generating circuit 21 for generating a first voltage pulse passing through a first path A including the first and second resistance change films RW1 and RW2, and a second voltage pulse passing through a second path B including the second resistance change film RW2 and the capacitor CP; and a control circuit 22 for storing multivalued data in the memory cell MC using the first and second voltage pulses when the data is written.
摘要翻译：要解决的问题：提供具有优异的写入可控性和高可靠性的多值电阻变化存储器。多值电阻变化存储器包括：第一电阻变化膜RW1，其一端连接到第一节点N1，另一端连接到第二节点N2; 第二电阻变化膜RW2，其一端连接到第三节点N3，另一端连接到第二节点N2; 设置有连接在第一和第二节点N1和N2之间的电容器CP的存储单元MC; 用于产生通过包括第一和第二电阻变化膜RW1和RW2的第一路径A的第一电压脉冲的电压脉冲发生电路21和通过包括第二电阻变化膜RW2的第二通路B的第二电压脉冲和电容CP; 以及控制电路22，用于在写入数据时使用第一和第二电压脉冲存储存储单元MC中的多值数据。版权所有（C）2012，JPO＆INPIT

7. 发明专利

JP2018110043A 半導体記憶装置及びメモリシステム审中-公开
公开(公告)号：JP2018110043A
公开(公告)日：2018-07-12
申请号：JP2017000697
申请日：2017-01-05
申请人：東芝メモリ株式会社
发明人：徳冨司 , 白川政信 , 高田万里江
IPC分类号： G11C16/06 , G11C16/04 , G11C16/02
CPC分类号： G11C11/5642 , G06F11/1068 , G11C11/5671 , G11C16/0483 , G11C16/08 , G11C16/26 , G11C16/30 , G11C2211/563 , G11C2211/5642 , H01L27/1157 , H01L27/11582
摘要：【課題】閾値電圧分布の谷位置における読出し電圧を高速かつ高精度に検出する。【解決手段】一実施形態の半導体記憶装置は、メモリセル、上記メモリセルに結合されたワード線、及び制御部を備える。上記制御部は、上記ワード線に印加する電圧を第1範囲内において第1シフト量で変化させる度に、上記メモリセルからデータを読み出す第1動作、及び上記ワード線に印加する電圧を第2範囲内において第2シフト量で変化させる度に、上記メモリセルからデータを読み出す第2動作を実行する。上記第2範囲は、上記第1範囲に含まれ、上記第1範囲より狭い。上記第2シフト量は、上記第1シフト量より小さい。上記ワード線には、上記第1動作によって電圧が印加された後に続けて上記第2動作によって電圧が印加される。【選択図】図12

8. 发明专利

JP5232013B2 Method and system for error correction in flash memory 有权
公开(公告)号：JP5232013B2
公开(公告)日：2013-07-10
申请号：JP2008551451
申请日：2007-01-19
申请人：マーベルワールドトレードリミテッド
发明人：ラマムーシー、アディチャ , ウー、ジニング , スタルジャ、パンタス
IPC分类号： G11C16/06 , G06F12/16 , G11C16/02 , G11C29/42 , H03M13/35
CPC分类号： G06F11/1068 , G06F11/1072 , G06F11/1666 , G06F2212/403 , G11C7/02 , G11C7/1006 , G11C7/16 , G11C11/56 , G11C11/5621 , G11C16/10 , G11C27/005 , G11C29/00 , G11C2029/0411 , G11C2207/16 , G11C2211/562 , G11C2211/563 , H03M13/1177 , H03M13/1515
摘要： A controller is described for a multi-level, solid state, non-volatile memory array having memory cells. The memory cells are configured to store data using a first number of digital levels. The controller is configured to encode multiple data bits to generate multiple encoded data bits, convert the multiple encoded data bits into multiple data symbols, and send the multiple data symbols for storage in a memory cell of the multi-level, solid state, non-volatile memory array. The controller is further configured to generate an output signal, using a second number of digital levels, based on data associated with the multiple data symbols stored in the memory cell. The second number of digital levels is greater than the first number of digital levels used to store the multiple data symbols in the memory cell. The controller is further configured to output multiple output data symbols based on the output signal.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式