专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6383637B2 半導体装置审中-公开
公开(公告)号：JP6383637B2
公开(公告)日：2018-08-29
申请号：JP2014218195
申请日：2014-10-27
申请人：ルネサスエレクトロニクス株式会社
发明人：辻橋良樹
IPC分类号： G11C29/12
CPC分类号： G11C17/123 , G11C7/065 , G11C29/025 , G11C29/38

2. 发明专利

JP2016212935A 書込電圧生成回路及びメモリ装置审中-公开
标题翻译：写电压生成电路和存储装置
公开(公告)号：JP2016212935A
公开(公告)日：2016-12-15
申请号：JP2015094334
申请日：2015-05-01
申请人：ラピスセミコンダクタ株式会社
发明人：赤堀旭 , 松井克晃
IPC分类号： G11C16/02 , G11C16/06
CPC分类号： G11C17/123 , G11C5/145 , G11C17/18
摘要：【目的】装置規模の増大を招くことなく、メモリセルに対して高速にデータの書き込みを行うことが可能となる書込電圧生成回路及びメモリ装置を提供することを目的とする。【構成】外部電源電圧を受ける電源端子と、外部電源電圧を昇圧して昇圧電圧を生成する昇圧回路と、外部電源電圧及び昇圧電圧のうちの一方を選択し、選択した方の電圧を書込電圧として出力するセレクタと、を有し、当該セレクタは、メモリセルにデータの書き込みを行う書込期間の前期では外部電源電圧を書込電圧として選択する一方、後期では昇圧電圧を書込電圧として選択する。【選択図】図3
摘要翻译：在不增加装置规模，其目的目的是提供一个写电压生成电路，并且变得能够以高速相对于该存储单元写数据的存储装置。 [配置]用于接收外部电源电压的电源端子，写一个升压电路，用于通过提高外部电源电压产生升压电压，一个选择外部电源电压中的一个和一个升压电压，该人的选择的电压用于输出电压，以及选择器，而对于数据写入到存储器单元，用于选择外部电源电压作为写入电压的写入期间的前一期间，写入电压中后期升高的电压的选择器选择。点域

3. 发明专利

JPS5713079B2 JPS5713079B2 - 失效
公开(公告)号：JPS5713079B2
公开(公告)日：1982-03-15
申请号：JP1628075
申请日：1975-02-10
IPC分类号： G11C17/00 , G11C17/12 , H03K19/177
CPC分类号： G11C17/123

4. 发明专利

JP2011090734A Semiconductor memory device 有权
标题翻译：半导体存储器件
公开(公告)号：JP2011090734A
公开(公告)日：2011-05-06
申请号：JP2009242615
申请日：2009-10-21
申请人： Oki Semiconductor Co Ltd , Okiセミコンダクタ株式会社
发明人： FUJIEDA WAICHIRO
IPC分类号： G11C16/06 , G11C17/12
CPC分类号： G11C7/12 , G11C17/123
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor memory device in which a leak current flowing into a bit line from a signal line for outputting a taken-out signal to the outside can be suppressed. SOLUTION: Specifically, an NMOS transistor 38 is connected to an NMOS transistor 34 in series, the source of a PMOS transistor 40 is connected to a power source, and a drain is connected to a node N between the NMOS transistor 34 and the NMOS transistor 38. Accordingly, when a data line signal "data" is pre-charged to an [H] level, in a bit line selecting circuit 23 to which a bit line selecting signal V of an [L] level being a non-selection signal is input, the node N is pre-charged to the [H] level, and since a potential difference between the source and the drain of the NMOS transistor 34 is no longer present, a leak current flowing into the bit line BL from the data line "data" through the node N is prevented. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：解决的问题：提供一种半导体存储器件，其中可以抑制从用于输出取出信号的信号线流入位线的漏电流到外部。解决方案：具体地，NMOS晶体管38串联连接到NMOS晶体管34，PMOS晶体管40的源极连接到电源，漏极连接到NMOS晶体管34和NMOS晶体管34之间的节点N. 因此，当数据线信号“数据”被预充电为[H]电平时，在位线选择电路23中，[L]电平的位线选择信号V为非“ - 选择信号，节点N被预充电到[H]电平，并且由于不再存在NMOS晶体管34的源极和漏极之间的电位差，所以流入位线BL的漏电流从数据线“数据”通过节点N被阻止。版权所有（C）2011，JPO＆INPIT

5. 发明专利

JP3778368B2 Non-volatile semiconductor memory having a Nand-shaped cell structure 失效
公开(公告)号：JP3778368B2
公开(公告)日：2006-05-24
申请号：JP4158994
申请日：1994-03-11
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：炯坤李 , 星煕趙 , 相基黄
IPC分类号： G11C16/04 , G11C17/00 , G11C17/12 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C16/0483 , G11C17/123
摘要： A nonvolatile semiconductor integrated circuit having a cell array consisting of a plurality of memory strings each having first to N-th (N=2, 3, 4, . . . ) memory cell transistors of a NAND structure includes a plurality of first string select transistors connected in series to the first memory cell transistor, and a plurality of second string select transistors connected in series to the N-th memory cell transistor. One of the string select transistors serially connected to the first and N-th memory cell transistors has a control terminal connected to a ground connecting point, thus to have a ground select function as well as a string select function.

6. 发明专利

JP2003338190A Semiconductor memory device 有权
标题翻译：半导体存储器件
公开(公告)号：JP2003338190A
公开(公告)日：2003-11-28
申请号：JP2003042621
申请日：2003-02-20
申请人： Sanyo Electric Co Ltd , 三洋電機株式会社
发明人： TAKAHASHI SHUICHI
IPC分类号： G11C17/18 , G11C17/12
CPC分类号： G11C17/123
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor memory device in which storage data can be read at a high speed without read failure.
SOLUTION: This device has a memory transistor group 10 including a plurality of memory transistors connected in series, and a data read line 16 from which data of the memory transistors is outputted. A sense amplifier 17 is connected to the data read line 16. The data read line 16 is discharged to 0V by a transistor 12 for pre-charge. And a transistor 22 for holding a first level controlled by an output of a sense amplifier 17 is connected to the data read line 16 and a transistor 21 for holding a second level is connected between the transistor 21 for holding the first level and 0V. Also, this device is provided with a delay circuit 32 generating a delay signal for turning on the transistor 21 for holding the second level after pre-charging by the transistor 12 for pre- charge is completed.
COPYRIGHT: (C)2004,JPO
摘要翻译：要解决的问题：提供一种其中可以高速读取存储数据而没有读取故障的半导体存储器件。解决方案：该器件具有包括串联连接的多个存储晶体管的存储晶体管组10和从其输出存储晶体管的数据的数据读取线16。读出放大器17连接到数据读取线16.数据读取线16由用于预充电的晶体管12放电到0V。并且用于保持由读出放大器17的输出控制的第一电平的晶体管22连接到数据读取线16，并且用于保持第二电平的晶体管21连接在用于保持第一电平的晶体管21和0V之间。此外，该装置具有延迟电路32，该延迟电路32产生延迟信号，用于导通晶体管21，用于保持第二电平，预先充电之后由晶体管12预充电完成。版权所有（C）2004，JPO

7. 发明专利

JPS614194B2 JPS614194B2 - 失效
公开(公告)号：JPS614194B2
公开(公告)日：1986-02-07
申请号：JP7516481
申请日：1981-05-19
申请人： Tokyo Shibaura Electric Co
发明人： EGAWA HIDEHARU , SUZUKI YASOJI
IPC分类号： G11C17/00 , G11C17/12 , H01L21/8238 , H01L21/8246 , H01L27/092 , H01L27/10 , H01L27/112 , H01L29/78
CPC分类号： G11C17/123

8. 发明专利

JP3911044B2 Semiconductor memory device and a method of manufacturing the same 失效
公开(公告)号：JP3911044B2
公开(公告)日：2007-05-09
申请号：JP7199496
申请日：1996-03-27
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：筬富全 , 雲京李
IPC分类号： H01L21/8246 , G11C17/12 , H01L27/112
CPC分类号： H01L27/1126 , G11C17/123 , G11C17/126 , H01L27/112

9. 发明专利

JP3537638B2 Nand cell array and a method of forming the same 失效
公开(公告)号：JP3537638B2
公开(公告)日：2004-06-14
申请号：JP14879797
申请日：1997-06-06
申请人：エルジー・セミコン・カンパニー・リミテッド
发明人：シンボン−ジョ
IPC分类号： H01L27/112 , G11C17/12 , H01L21/8246
CPC分类号： G11C17/123

10. 发明专利

JP3494849B2 Data readout method of the semiconductor memory device, the control device of the semiconductor memory device and a semiconductor memory device 失效
公开(公告)号：JP3494849B2
公开(公告)日：2004-02-09
申请号：JP13974197
申请日：1997-05-29
申请人：富士通ヴィエルエスアイ株式会社 , 富士通株式会社
发明人：正博田中 , 博和神間 , 明竹之内
IPC分类号： G11C16/04 , G11C7/00 , G11C7/12 , G11C16/06 , G11C17/12
CPC分类号： G11C7/12 , G11C17/123

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式