专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5786434B2 画像データ処理装置及びプログラム有权
公开(公告)号：JP5786434B2
公开(公告)日：2015-09-30
申请号：JP2011102130
申请日：2011-04-28
申请人：富士ゼロックス株式会社
发明人：奥山潤一 , 山田和雄
IPC分类号： G06T1/20
CPC分类号： G06F15/7875 , G06T1/20

2. 发明专利

JP2017117204A プロセッサ、再構成可能回路の制御方法及びプログラム审中-公开
公开(公告)号：JP2017117204A
公开(公告)日：2017-06-29
申请号：JP2015251934
申请日：2015-12-24
申请人：富士通株式会社 , Fujitsu Ltd
发明人： TOSHI MASAHIKO
IPC分类号： G06F9/48 , G06F7/00 , G06F11/00
CPC分类号： G06F15/7875 , G06F9/485 , G06F9/4881 , G06F15/7871
摘要：【課題】再構成可能回路の使用効率を向上させることができるプロセッサ、再構成可能回路の制御方法及びプログラムを提供することを課題とする。【解決手段】プロセッサは、コンピュータのタスクを実現する回路を動的に再構成可能な再構成可能回路を制御するプロセッサであって、複数のタスクを実現する回路をそれぞれ前記再構成可能回路に再構成する際に、前記複数のタスクをそれぞれ実現する回路の前記再構成可能回路にかかるコストに基づいて、前記複数のタスクのタイムシェアリングの割り当て時間又は前記複数のタスクの優先処理順位を決定する決定部を有する。【選択図】図5

3. 发明专利

JP2013012108A Reconfigurable integrated circuit device 有权
标题翻译：可重构集成电路设备
公开(公告)号：JP2013012108A
公开(公告)日：2013-01-17
申请号：JP2011145232
申请日：2011-06-30
申请人： Fujitsu Semiconductor Ltd , 富士通セミコンダクター株式会社
发明人： HIGUCHI HAYATO , HANAI TAKASHI
IPC分类号： G06F15/80
CPC分类号： G06F15/7875 , G06F15/7867
摘要： PROBLEM TO BE SOLVED: To provide a reconfigurable integrated circuit device that enables data sending and receiving between contexts without consuming hardware unnecessarily.SOLUTION: A reconfigurable integrated circuit device that is structured in an arbitrary calculation state on the basis of configuration data includes: multiple processing elements that are configurable in an arbitrary calculation state; and an inter-processing-element network that connects the processing elements in an arbitrary state. The processing element includes: input data holding registers; a calculation processing circuit for calculating an input data signal; and an output data holding register for holding calculation result data. When a configuration is updated by configuration data making a hold mode valid, regardless of whether the input signal is valid or invalid, the processing element holds the input data signal, and the calculation processing circuit executes the calculation processing with respect to the held input data signal.
摘要翻译：要解决的问题：提供可重新配置的集成电路设备，其能够在上下文之间进行数据发送和接收，而不必不必要地消耗硬件。解决方案：基于配置数据构造在任意计算状态的可重构集成电路器件包括：可任意计算状态下可配置的多个处理元件; 以及将任意状态的处理单元连接起来的处理间网络。处理元件包括：输入数据保持寄存器; 计算处理电路，用于计算输入数据信号; 以及用于保持计算结果数据的输出数据保持寄存器。当通过使保持模式有效的配置数据更新配置时，无论输入信号是有效还是无效，处理元件保持输入数据信号，并且计算处理电路对所保持的输入数据执行计算处理信号。版权所有（C）2013，JPO＆INPIT

4. 发明专利

JP5821332B2 リコンフィグ可能な集積回路装置有权
标题翻译：可重新配置的集成电路装置
公开(公告)号：JP5821332B2
公开(公告)日：2015-11-24
申请号：JP2011145232
申请日：2011-06-30
申请人：株式会社ソシオネクスト
发明人：樋口準人 , 花井喬
IPC分类号： H03K19/173 , H03K19/177 , G06F15/80
CPC分类号： G06F15/7875 , G06F15/7867

5. 发明专利

JP2012234337A Image data processing device and program 有权
标题翻译：图像数据处理设备和程序
公开(公告)号：JP2012234337A
公开(公告)日：2012-11-29
申请号：JP2011102130
申请日：2011-04-28
申请人： Fuji Xerox Co Ltd , 富士ゼロックス株式会社
发明人： OKUYAMA JUNICHI , YAMADA KAZUO
IPC分类号： G06T1/20
CPC分类号： G06F15/7875 , G06T1/20
摘要： PROBLEM TO BE SOLVED: To enhance the speed of a processing more than that of a method for determining image features of an image to be processed and then reconfiguring a circuit structure corresponding to the image features on a reconfigurable circuit.SOLUTION: Use results (for example, use frequencies) of each circuit structure used in each block that has been already processed in the image data are recorded in a reconfiguration result management section 32A. Whenever processing a block, the reconfiguration result management section 32A updates the use results, and a preload determination section 36A refers to the use results and determines a circuit structure that is highly possibly to be used in a next block. Before starting the processing of the next block, the configuration data corresponding to the determined circuit structure is loaded in a configuration memory 16.
摘要翻译：要解决的问题：提高处理速度比用于确定要处理的图像的图像特征的方法的速度高，然后重构与可重构电路上的图像特征相对应的电路结构。解决方案：使用在图像数据中已经处理的每个块中使用的每个电路结构的结果（例如，使用频率）被记录在重新配置结果管理部分32A中。每当处理块时，重新配置结果管理部32A更新使用结果，并且预加载确定部36A参考使用结果并且确定在下一个块中可能被使用的电路结构。在开始处理下一个块之前，将与确定的电路结构对应的配置数据加载到配置存储器16中。（C）2013，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式