专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6064237B2 メモリデータを移行するための方法、コンピュータ、および装置有权
标题翻译：迁移存储器数据，计算机，和设备的方法
公开(公告)号：JP6064237B2
公开(公告)日：2017-01-25
申请号：JP2016504454
申请日：2013-11-22
申请人： ▲ホア▼▲ウェイ▼技術有限公司 , HUAWEI TECHNOLOGIES CO.,LTD.
发明人： ▲楊▼ ▲麗▼萍 , ▲呂▼ ▲騰▼ , ▲孫▼ ▲紅▼▲偉▼
IPC分类号： G06F12/16 , G06F12/00
CPC分类号： G06F11/1417 , G06F11/14 , G06F11/1658 , G06F11/1666 , G06F12/0646 , G06F3/061 , G06F3/0619 , G06F3/0653 , G06F3/0688 , G11C29/74 , G06F11/2094

2. 发明专利

JP2016535916A 独立にアドレス指定可能なメモリアレイアドレス空間有权
公开(公告)号：JP2016535916A
公开(公告)日：2016-11-17
申请号：JP2016516011
申请日：2014-08-13
申请人：マイクロンテクノロジー, インク. , マイクロンテクノロジー, インク.
发明人：エー．マニング，トロイ , エー．マニング，トロイ
IPC分类号： G11C11/413 , G06F12/00
CPC分类号： G11C8/10 , G06F9/30 , G06F12/0246 , G06F12/0646 , G06F12/0888 , G06F13/40 , G06F2212/7202 , G11C7/06 , G11C7/1006 , G11C8/12 , G11C11/408 , G11C11/4091 , G11C11/419 , G11C15/04 , G11C2207/2245 , Y02D10/13
摘要：本開示の実施例は、メモリアレイアドレス空間にアクセスするためのデバイス及び方法を提供する。例示的なメモリアレイは、第1の本数の選択線及び複数のセンス線に結合されたメモリセルを含む第1のアドレス空間、並びに第2の本数の選択線及び上記複数のセンス線に結合されたメモリセルを含む第2のアドレス空間を備える。第1のアドレス空間は、第2のアドレス空間に対して独立にアドレス指定可能である。【選択図】図3

3. 发明专利

JP2016157444A メモリシステムの書き込みタイミングを較正する方法および装置有权
标题翻译：用于在记忆系统中校准写入时序的方法和装置
公开(公告)号：JP2016157444A
公开(公告)日：2016-09-01
申请号：JP2016038721
申请日：2016-03-01
申请人：ラムバス・インコーポレーテッド
发明人：ギオバンニニ,トマス , グプタ,アロク , シャエファー,イアン , ウー,スティーブン,シー.
IPC分类号： G11C11/4076 , G11C11/407 , G06F12/00
CPC分类号： G11C11/4076 , G06F1/08 , G06F12/0646 , G06F13/1689 , G06F3/0629 , G06F3/0634 , G06F5/06 , G11C11/409 , G11C11/4096 , G11C7/1078 , G11C7/1087 , G11C7/1093 , G11C2207/2254
摘要：【課題】データストローブ信号とクロック信号との間のクロックサイクル関係を較正するメモリ制御装置を提供する。【解決手段】メモリ制御装置の書き込み−読み出し−検証の動作は、クロック信号に対するデータストローブ信号の遅延をクロック周期単位で変化させることを含む。メモリチップの位相検出器は、クロック信号、マーキング信号、およびデータストローブ信号を含む複数の信号をメモリ制御装置から受信する。マーキング信号は、クロック信号の中の特定のクロックサイクルをマーキングするパルスを含む。位相検出器は、マーキング信号を用いて、クロック信号の中の特定のクロックサイクルに窓を掛け、データストローブ信号を用いて窓掛けクロック信号を捕捉して、フィードバック信号を生成する。このフィードバック信号は、メモリ制御装置に返されて、タイミング関係の較正を容易にする。【選択図】図3
摘要翻译：要解决的问题：提供一种存储器控制器，其被配置为校准数据选通信号和时钟信号之间的时钟周期关系。解决方案：存储器控制器的读取 - 验证操作涉及改变数据选通的延迟相对于时钟信号的时钟周期的倍数的信号。存储器芯片上的相位检测器从存储器控制器接收包括时钟信号，标记信号和数据选通信号的信号，其中标记信号包括标记时钟信号中的特定时钟周期的脉冲。相位检测器使用标记信号来画定时钟信号中的特定时钟周期，并且使用数据选通信号来捕获窗口化的时钟信号，从而产生反馈信号，该信号被返回到存储器控制器以便于定时关系图。图3

4. 发明专利

JP5844433B2 アドレスビット並べ替えを用いたメモリアクセス有权
标题翻译：使用地址位排序内存访问
公开(公告)号：JP5844433B2
公开(公告)日：2016-01-20
申请号：JP2014144757
申请日：2014-07-15
申请人：インフィネオンテクノロジーズアーゲー , INFINEON TECHNOLOGIES AG
发明人：アナスタソフ, リュドミル
IPC分类号： G06F12/02
CPC分类号： G06F12/0207 , G06F12/10 , G06F12/0646 , G06F13/1684 , G09G2360/123 , G09G5/395 , G11C11/4082 , G11C8/12

5. 发明专利

JP2015220522A 情報処理装置、経路決定方法及びプログラム有权
标题翻译：信息处理设备，路径确定方法和程序
公开(公告)号：JP2015220522A
公开(公告)日：2015-12-07
申请号：JP2014101263
申请日：2014-05-15
申请人：富士通株式会社
发明人：高井智康 , 上農哲也 , 小澤誠
IPC分类号： H04L12/751 , G06F15/173 , H04L12/733
CPC分类号： G06F15/17312 , G06F12/0246 , G06F12/0646 , G06F13/4022 , G06F2212/7206
摘要：【課題】動的再構成の前後において同じ通信経路を利用する。【解決手段】情報処理装置は、各々他のプロセッサのうち少なくとも一部のプロセッサと直接接続された複数のプロセッサを有する。そして、複数のプロセッサのうち第1のプロセッサが、複数のプロセッサのうち第2のプロセッサと、複数のプロセッサのうち第2のプロセッサとは異なる第3のプロセッサとの間の1又は複数の通信経路を算出し、算出された1又は複数の通信経路の中から、第2のプロセッサと第3のプロセッサとが直接接続された通信経路、又は、通信経路上のプロセッサのうち第2のプロセッサ及び第3のプロセッサ以外のプロセッサが動的再構成の対象ではない通信経路を特定し、特定された通信経路の情報を、特定された通信経路上のプロセッサに送信する処理を実行する。【選択図】図12
摘要翻译：要解决的问题：在动态重新配置之前和之后使用相同的通信路径。解决方案：信息处理设备包括与排除其自身的其他处理器中的至少一部分处理器直接连接的多个处理器。多个处理器中的第一处理器计算多个处理器之间的第二处理器之间的一个或多个通信路径以及多个处理器之中的第二处理器之外的第三处理器，标识与第二处理器直接连接的通信路径，第三处理器或通信路径，其中除了第二和第三处理器之外的处理器不是所计算的一个或多个通信路径之间的动态重新配置的对象，并且将所识别的通信路径上的信息发送到所识别的通信路径上的处理器。

6. 发明专利

JP2015043254A メモリシステムの書き込みタイミングを較正する方法および装置有权
标题翻译：用于在记忆系统中校准写入时序的方法和装置
公开(公告)号：JP2015043254A
公开(公告)日：2015-03-05
申请号：JP2014210473
申请日：2014-10-15
申请人：ラムバス・インコーポレーテッド , Rambus Inc
发明人： THOMAS GIOVANNINI , ALOK GUPTA , IAN SHAEFFER , WOO STEVEN C
IPC分类号： G11C11/4076 , G11C11/407
CPC分类号： G11C11/4076 , G06F1/08 , G06F3/0629 , G06F3/0634 , G06F5/06 , G06F12/0646 , G06F13/1689 , G11C7/1078 , G11C7/1087 , G11C7/1093 , G11C11/409 , G11C11/4096 , G11C2207/2254
摘要：【課題】コンピュータシステム用メモリの書き込み動作の実行に必要な信号のタイミングを較正する。【解決手段】メモリ制御装置が、1つまたは複数の書き込み−読み出し−検証の動作を実行してデータストローブ信号とクロック信号との間のクロックサイクル関係を較正する302,306。書き込み−読み出し−検証の動作は、クロック信号に対するデータストローブ信号の遅延をクロック周期単位で変化させることを含む。メモリチップの位相検出器は、クロック信号、マーキング信号、およびデータストローブ信号を含む複数の信号をメモリ制御装置から受信し、マーキング信号を用いて、クロック信号の中の特定のクロックサイクルに窓を掛け、データストローブ信号を用いて窓掛けクロック信号を捕捉して、フィードバック信号を生成する。このフィードバック信号は、メモリ制御装置に返されて、タイミング関係の較正を容易にする。【選択図】図3
摘要翻译：要解决的问题：校准在计算机系统存储器中执行写入操作所需的信号的时序。解决方案：存储器控制器执行一个或多个写入读取验证操作以校准数据之间的时钟周期关系选通信号和时钟信号（在操作302和306中），其中写入读取验证操作包括通过时钟周期单元改变数据选通信号相对于时钟信号的延迟。存储器芯片的相位检测器接收包括时钟信号，标记信号和来自存储器控制器的数据选通信号的多个信号，通过使用标记信号窗口在时钟信号中的特定时钟周期，并捕获窗口时钟信号以通过使用数据选通信号产生反馈信号。反馈信号返回到存储器控制器，并且有利于定时关系的校准。

7. 发明专利

JP5635067B2 メモリシステムの書き込みタイミングを較正する方法および装置有权
标题翻译：用于校准存储器系统的写入定时的方法和设备
公开(公告)号：JP5635067B2
公开(公告)日：2014-12-03
申请号：JP2012282187
申请日：2012-12-26
申请人：ラムバス・インコーポレーテッド
发明人：ギオバンニニ，トマス , グプタ，アロク , シャエファー，イアン , ウー，スティーブン，シー．
IPC分类号： G06F12/00 , G11C11/401 , G11C11/407
CPC分类号： G11C11/4076 , G06F1/08 , G06F3/0629 , G06F3/0634 , G06F5/06 , G06F12/0646 , G06F13/1689 , G11C7/1078 , G11C7/1087 , G11C7/1093 , G11C11/409 , G11C11/4096 , G11C2207/2254

8. 发明专利

JP2014523561A Storage class memory configuration release command 有权
公开(公告)号：JP2014523561A
公开(公告)日：2014-09-11
申请号：JP2014513990
申请日：2012-05-25
申请人：インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation
发明人：ゲイニー、ジュニア、チャールズ , オークス、ケネス、ジェームズ , マシアス、トマス、ブライアン , シュウェッド、ピーター、ケネス , ドリーヴァー、ピーター、ダナ , サットン、ピーター、グリム , ユデンフレンド、ハリー , ツォーツァトス、エルピダ , グラッセン、スティーヴン、ガードナー
IPC分类号： G06F13/10 , G06F3/06 , G06F12/00
CPC分类号： G06F12/0646 , G06F9/5011 , G06F9/5016
摘要：【課題】ストレージ・クラス・メモリ構成解除コマンドを提供する。
【解決手段】ストレージ・クラス・メモリの実装の詳細をプログラムから隠す、ストレージ・クラス・メモリの抽象化であって、メイン・ストレージとストレージ・クラス・メモリとの間のデータの移動を制御すること、またはストレージ・クラス・メモリを管理することなどの特定のアクションを実行するための、標準のチャネル・プログラミング・インターフェースを提供する、ストレージ・クラス・メモリの抽象化が提供される。
【選択図】図１

9. 发明专利

JP2014517411A Storage class memory configuration command 有权
公开(公告)号：JP2014517411A
公开(公告)日：2014-07-17
申请号：JP2014514168
申请日：2012-05-22
申请人：インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation
发明人：ゲイニー、ジュニア、チャールズ , オークス、ケネス、ジェームズ , マシアス、トマス、ブライアン , シュウェッド、ピーター、ケネス , ドリーヴァー、ピーター、ダナ , サットン、ピーター、グリム , ユデンフレンド、ハリー , ツォーツァトス、エルピダ , グラッセン、スティーヴン、ガーデナー
IPC分类号： G06F3/06 , G06F3/08
CPC分类号： G06F3/0605 , G06F3/061 , G06F3/0631 , G06F3/0632 , G06F3/0659 , G06F3/067 , G06F3/0688 , G06F9/3004 , G06F9/30076 , G06F12/0246 , G06F12/0646 , G06F13/14 , G06F2212/214 , G06F2212/7202
摘要：【課題】ストレージ・クラス・メモリ構成コマンドを提供する。
【解決手段】ストレージ・クラス・メモリの実装の詳細をプログラムから隠す、ストレージ・クラス・メモリの抽象化であって、メイン・ストレージとストレージ・クラス・メモリとの間のデータの移動を制御すること、またはストレージ・クラス・メモリを管理することなどの特定のアクションを実行するための、標準のチャネル・プログラミング・インターフェースを提供する、ストレージ・クラス・メモリの抽象化が提供される。
【選択図】図１

10. 发明专利

JP2014078278A Method for utilizing memory interface to control partitioning of memory module 有权
标题翻译：利用存储器接口控制存储器模块分区的方法
公开(公告)号：JP2014078278A
公开(公告)日：2014-05-01
申请号：JP2014010480
申请日：2014-01-23
申请人： Memory Technologies Llc , メモリーテクノロジーズリミティドライアビリティカンパニー
发明人： YEVGEN GYL , JUSSI HAKKINEN , KIMMO MILLY
IPC分类号： G06F3/06 , G06F3/08 , G06F12/02
CPC分类号： G06F12/0646 , G06F12/0246
摘要： PROBLEM TO BE SOLVED: To provide an apparatus and method for implementing partitioning in memory cards and modules in contrast to conventional memory cards or modules having only a single partition.SOLUTION: A representative memory card/module in accordance with the present invention includes one or more memory devices, and a memory interface which includes a data bus, a command line, and a clock line. The memory card/module further includes a memory controller coupled to the one or more memory devices and to the memory interface. The memory card/module includes means for controlling the partitioning of the one or more memory devices, and the memory controller is configured to operate the one or more memory devices in accordance with the partition information.
摘要翻译：要解决的问题：与仅具有单个分区的常规存储卡或模块相比，提供了用于在存储卡和模块中实现分区的装置和方法。解决方案：根据本发明的代表性存储卡/模块包括一个或更多的存储器件以及包括数据总线，命令行和时钟线的存储器接口。存储卡/模块还包括耦合到一个或多个存储器设备和存储器接口的存储器控制器。存储卡/模块包括用于控制一个或多个存储器设备的划分的装置，并且存储器控制器被配置为根据分区信息操作一个或多个存储器设备。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式