专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015061001A 半導体装置の製造方法审中-公开
标题翻译：半导体器件制造方法
公开(公告)号：JP2015061001A
公开(公告)日：2015-03-30
申请号：JP2013194769
申请日：2013-09-20
申请人：株式会社東芝 , Toshiba Corp
发明人： NISHIO JOJI , SHIMIZU TATSUO , OTA CHIHARU , IIJIMA RYOSUKE , SHINOHE TAKASHI
IPC分类号： H01L21/208 , H01L21/20 , H01L21/28 , H01L21/329 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/167 , H01L29/417 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
CPC分类号： H01L21/02628 , H01L21/02378 , H01L21/02447 , H01L21/02529 , H01L21/0257 , H01L21/02576 , H01L21/02579 , H01L21/02625 , H01L21/02636 , H01L21/0445 , H01L29/1608 , H01L29/66068 , H01L29/66477
摘要：【課題】デバイス特性の劣化を抑制することができる半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、基板を準備し、Si(シリコン)、C(炭素)、p型不純物、および、n型不純物を含有し、p型不純物を元素A、n型不純物を元素Dとする場合に、元素Aと元素Dとの組み合わせが、Al(アルミニウム)とN(窒素)、Ga(ガリウム)とN(窒素)、および、In(インジウム)とN(窒素)から選ばれる少なくとも一つである第1の組み合わせ、B(ボロン)とP(リン)の第2の組み合わせの少なくとも一方の組み合わせであり、第1または第2の組み合わせを構成する元素Dの濃度の元素Aの濃度に対する比が0.33より大きく1.0より小さい液相から、基板の表面にp型のSiC単結晶層を成長させる。【選択図】図2
摘要翻译：要解决的问题：提供一种可以抑制器件特性劣化的半导体器件制造方法。本实施例的半导体器件制造方法包括以下步骤：制备衬底; 以及从含有Si（硅），C（碳），p型杂质和n型杂质的液相中在衬底的表面上生长p型SiC单晶层，并且当假设p 型杂质是元素A，n型杂质是元素D，元素A和元素D的组合是从Al（铝）和N（氮）的组合中选择的至少一种第一组合，Ga（镓）和N（氮）和In（铟）和N（氮）和B（硼）和P（磷）的第二组合，其中元素D的浓度与元素A的浓度的比大于0.33且小于1.0，构成第一组合或第二组合。

2. 发明专利

JP2013004968A Semiconductor device and manufacturing method of the same 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2013004968A
公开(公告)日：2013-01-07
申请号：JP2012124497
申请日：2012-05-31
申请人： Toshiba Corp , 株式会社東芝
发明人： IIJIMA RYOSUKE
IPC分类号： H01L21/8238 , H01L21/283 , H01L21/336 , H01L27/092 , H01L29/78
CPC分类号： H01L29/7781 , H01L21/823807 , H01L21/823842 , H01L21/823857 , H01L29/1054 , H01L29/165 , H01L29/517 , H01L29/6656 , H01L29/66651
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device which can control a threshold voltage of a MOSFET by simple and easy implementation means and a manufacturing method of the same.SOLUTION: According to an embodiment, a field effect transistor comprises: a semiconductor substrate 402 including STI (Shallow Trench Isolation); p-FET 401 and n-FET 403; a silicon germanium layer 800 in a dent of the substrate, in which the p-FET 401 is formed; gate dielectrics 414, 432 provided on the n-FET and the silicon germanium layer, and containing a hafnium compound and a rare-earth compound; and gate electrodes 416, 434 respectively arranged on the gate dielectrics 414, 432 and containing the same material.
摘要翻译：要解决的问题：提供一种能够通过简单且容易的实施手段及其制造方法来控制MOSFET的阈值电压的半导体器件。解决方案：根据实施例，场效应晶体管包括：包括STI（浅沟槽隔离）的半导体衬底402; p-FET 401和n-FET 403; 在其中形成p-FET 401的衬底的凹陷中的硅锗层800; 设置在n-FET和硅锗层上并含有铪化合物和稀土化合物的栅极电介质414,432; 以及分别布置在栅极电介质414,432上并且包含相同材料的栅电极416,434。版权所有（C）2013，JPO＆INPIT

3. 发明专利

JP2012069942A Gate electrode of multigate field-effect transistor and method of manufacturing the same 审中-公开
标题翻译：多功能场效应晶体管的栅极电极及其制造方法
公开(公告)号：JP2012069942A
公开(公告)日：2012-04-05
申请号：JP2011185506
申请日：2011-08-29
申请人： Toshiba Corp , 株式会社東芝
发明人： TSUCHIYA YOSHINORI , IIJIMA RYOSUKE , YAGISHITA JUNJI
IPC分类号： H01L29/786 , H01L21/28 , H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/423 , H01L29/49
CPC分类号： H01L29/785 , H01L29/66795
摘要： PROBLEM TO BE SOLVED: To provide a new gate electrode structure and a method of manufacturing the same, in a multigate field-effect transistor.SOLUTION: A gate electrode 100 of a multigate field-effect transistor 102 comprises: a semiconductor substrate 104; a dielectric layer 106 on the semiconductor substrate; fins 108 on the dielectric layer; gate insulating films 110, which are gate insulating films on the side surfaces of the fins, that are not formed on the top surface of the dielectric layer except for the top surface portion of the dielectric layer contacting the gate insulating films; a gate electrode layer 112 on the fins; and a polysilicon layer 114 formed so as to cover the fins.
摘要翻译：要解决的问题：提供一种新的栅电极结构及其制造方法，在多栅场效应晶体管中。解决方案：多栅场效应晶体管102的栅电极100包括：半导体衬底104; 半导体衬底上的电介质层106; 电介质层上的翅片108; 作为与绝缘膜接触的电介质层的上表面部分以外的不形成在电介质层的上表面上的作为翅片侧面的栅极绝缘膜的栅极绝缘膜110; 翅片上的栅电极层112; 以及形成为覆盖翅片的多晶硅层114。版权所有（C）2012，JPO＆INPIT

4. 发明专利

JP2014135366A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2014135366A
公开(公告)日：2014-07-24
申请号：JP2013002079
申请日：2013-01-09
申请人： Toshiba Corp , 株式会社東芝
发明人： IIJIMA RYOSUKE , SHIMIZU TATSUO , NISHIO JOJI
IPC分类号： H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/41
CPC分类号： H01L29/1608 , H01L21/0485 , H01L29/04 , H01L29/045 , H01L29/0657 , H01L29/41741 , H01L29/41766 , H01L29/66068 , H01L29/78 , H01L29/7802 , H01L29/7845
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device having higher mobility.SOLUTION: A semiconductor device comprises: a gate electrode; a first semiconductor region having 4H-SiC silicon carbide crystals; a first conductivity type second semiconductor region which has a first part opposite to the gate electrode and which is provided between the gate electrode and the first semiconductor region; a second conductivity type third semiconductor region which has lattice spacing different from lattice spacing of the 4H-SiC silicon carbide crystals and which is provided between the gate electrode and the second semiconductor region; and a first conductivity type fourth semiconductor region which is selectively provided on the third semiconductor region.
摘要翻译：要解决的问题：提供具有较高移动性的半导体器件。解决方案：半导体器件包括：栅电极; 具有4H-SiC碳化硅晶体的第一半导体区域; 第一导电类型的第二半导体区域，其具有与栅电极相对的第一部分，并且设置在栅电极和第一半导体区之间; 第二导电类型的第三半导体区域，其具有与4H-SiC碳化硅晶体的晶格间隔不同的晶格间距，并且设置在栅极电极和第二半导体区域之间; 以及选择性地设置在第三半导体区域上的第一导电类型的第四半导体区域。

5. 发明专利

JP2014029951A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2014029951A
公开(公告)日：2014-02-13
申请号：JP2012170280
申请日：2012-07-31
申请人： Toshiba Corp , 株式会社東芝
发明人： IIJIMA RYOSUKE , NAKABAYASHI YUKIO , SHINOHE TAKASHI
IPC分类号： H01L21/8238 , H01L21/336 , H01L27/092 , H01L29/78
CPC分类号： H01L29/045 , H01L21/02433 , H01L21/8213 , H01L21/8238 , H01L27/0605 , H01L27/092 , H01L27/0922 , H01L27/0924 , H01L29/0657 , H01L29/1608
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device using SiC with further improved characteristics.SOLUTION: A semiconductor device comprises a first transistor Tr1 and a second transistor Tr2 provided in a silicon carbide region. The silicon carbide region comprises: a first crystal plane 100a; and a second crystal plane 100b having a different plane direction from the first crystal plane. The first transistor has a first region 11 of a first conductivity type, a second region 12 of the first conductivity type, and a third region 13 of a second conductivity type provided between the first region and second region. The second transistor has a fourth region 21 of the second conductivity type, fifth region 22 of the second conductivity type, and a sixth region 23 of the first conductivity type provided between the fourth region and the fifth region. The first region, the second region, and the third region are disposed along the first crystal plane 100a. The fourth region, the fifth region, and the sixth region are disposed along the second crystal plane 100b.
摘要翻译：要解决的问题：提供一种具有进一步改进的特性的使用SiC的半导体器件。解决方案：半导体器件包括设置在碳化硅区域中的第一晶体管Tr1和第二晶体管Tr2。碳化硅区域包括：第一晶面100a; 以及具有与第一晶面不同的平面方向的第二晶体平面100b。第一晶体管具有第一导电类型的第一区域11，第一导电类型的第二区域12和设置在第一区域和第二区域之间的第二导电类型的第三区域13。第二晶体管具有第二导电类型的第四区域21，第二导电类型的第五区域22和设置在第四区域和第五区域之间的第一导电类型的第六区域23。第一区域，第二区域和第三区域沿着第一晶面100a设置。第四区域，第五区域和第六区域沿着第二晶面100b设置。

6. 发明专利

JP2006237373A Semiconductor device and manufacturing method thereof 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2006237373A
公开(公告)日：2006-09-07
申请号：JP2005051356
申请日：2005-02-25
申请人： Toshiba Corp , 株式会社東芝
发明人： KOYAMA MASATO , NISHIYAMA AKIRA , TSUCHIYA YOSHINORI , ICHIHARA REIKA , IIJIMA RYOSUKE
IPC分类号： H01L27/092 , H01L21/8238 , H01L29/423 , H01L29/49 , H01L29/78 , H01L29/786
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device which can be manufactured by a simple method and where threshold voltage is set to be in a suitable range.
SOLUTION: The complementary semiconductor device is provided with a semiconductor substrate, a p-type semiconductor device, and an n-type semiconductor device. The p-type semiconductor device is provided with an n-type semiconductor layer on the semiconductor substrate, a p-type dopant diffusion area which is formed on the upper surface of the n-type semiconductor layer and where a p-type dopant is distributed downward from the upper surface of the n-type semiconductor layer by a complementary error function, a first gate insulation film formed on the p-type dopant diffusion area and containing Hf, a first gate electrode formed on the first gate insulation film and having a p-type semiconductor compound, and a first source to drain area formed on the n-type semiconductor layer more deeply than the p-type dopand diffusion area with the p-type dopand diffusion area inserted in a gate longitudinal direction.
COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供可以通过简单的方法制造并且将阈值电压设置在适当范围内的半导体器件。解决方案：互补半导体器件设置有半导体衬底，p型半导体器件和n型半导体器件。 p型半导体器件在半导体衬底上设置有n型半导体层，p型掺杂剂扩散区形成在n型半导体层的上表面上，并且p型掺杂剂被分布通过互补误差函数从n型半导体层的上表面向下方，形成在p型掺杂剂扩散区域并且包含Hf的第一栅极绝缘膜，形成在第一栅极绝缘膜上的第一栅极，并且具有 p型半导体化合物，以及形成在n型半导体层上的第一源极到漏极区比p型掺杂扩散区域沿p型掺杂扩散区域更深地插入栅极纵向方向。版权所有（C）2006，JPO＆NCIPI

7. 发明专利

JP2015179787A 半導体基板の製造方法、半導体基板および半導体装置审中-公开
公开(公告)号：JP2015179787A
公开(公告)日：2015-10-08
申请号：JP2014057283
申请日：2014-03-19
申请人： TOSHIBA CORP
发明人： NISHIO JOJI , IIJIMA RYOSUKE , TAKAO KAZUTO , SHINOHE TAKASHI
IPC分类号： H01L29/861 , H01L21/329 , H01L21/336 , H01L29/12 , H01L29/739 , H01L29/78 , H01L29/868
摘要：【課題】少数キャリアのライフタイムの向上を可能にする半導体基板の製造方法を提供する。【解決手段】実施形態の半導体基板の製造方法は、SiC基板を気相成長法により形成し、SiC基板表面にC(炭素)を導入し、SiC基板上にn型SiC層をエピタキシャル成長法により形成する。【選択図】図4

8. 发明专利

JP2015179782A 半導体装置审中-公开
公开(公告)号：JP2015179782A
公开(公告)日：2015-10-08
申请号：JP2014057278
申请日：2014-03-19
申请人： TOSHIBA CORP
发明人： IIJIMA RYOSUKE , TAKAO KAZUTO , SHIMIZU TATSUO
IPC分类号： H01L21/8238 , H01L21/28 , H01L21/336 , H01L27/088 , H01L27/092 , H01L29/12 , H01L29/417 , H01L29/78
摘要：【課題】SiCを用いたCMOS回路を実現可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、第1導電型のSiC層と、第2導電型のSiCのウェル領域と、第1導電型のSiCの第1のソース領域と、第1導電型のSiCの第1のドレイン領域と、第1のソース領域と第1のドレイン領域に挟まれるウェル領域との間に、第1のゲート絶縁膜を介して設けられる第1のゲート電極と、を有する第1のトランジスタと、第2導電型のSiCの第2のソース領域と、SiC層に設けられる第2導電型のSiCの第2のドレイン領域と、第2のソース領域と第2のドレイン領域に挟まれるSiC層との間に、第2のゲート絶縁膜を介して設けられる第2のゲート電極とを有し、チャネル形成部の向きが第1のトランジスタのチャネル形成部の向きとの間に角度を有する第2のトランジスタと、一端がSiC層に位置する素子分離領域と、を備える。【選択図】図1

9. 发明专利

JP2015050396A 半導体装置及びその製造方法有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2015050396A
公开(公告)日：2015-03-16
申请号：JP2013182599
申请日：2013-09-03
申请人：株式会社東芝 , Toshiba Corp
发明人： IIJIMA RYOSUKE , TAKAO KAZUTO , OTA CHIHARU , SHIMIZU TATSUO , SHINOHE TAKASHI
IPC分类号： H01L29/78 , H01L21/265 , H01L21/266 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/423 , H01L29/49 , H01L29/739
CPC分类号： H01L29/1608 , H01L21/049 , H01L29/42368 , H01L29/66068 , H01L29/7802
摘要：【課題】SiCを用いて精度良く半導体装置及びその製造方法を提供すること。【解決手段】実施形態に係る半導体装置は、第1半導体領域と、第2半導体領域と、第3半導体領域と、第1電極と、第1絶縁部と、第2絶縁部と、を含む。前記第1半導体領域は、炭化珪素を有する第1導電形の領域である。前記第2半導体領域は、炭化珪素を有し前記第1半導体領域の上に設けられた第2導電形の領域である。前記第3半導体領域は、炭化珪素を有し前記第2半導体領域の上に設けられた第1導電形の領域である。前記第1電極は、前記第1半導体領域、前記第2半導体領域及び前記第3半導体領域の上に設けられ、両端が前記第3半導体領域の上に位置する。前記第1絶縁部は、前記第3半導体領域の上であって前記第1面に沿って前記第1電極と並置される。前記第2絶縁部は、前記第1電極と前記第1半導体領域との間及び前記第1電極と前記第1絶縁部との間に設けられる。【選択図】図1
摘要翻译：要解决的问题：提供可以使用SiC精确制造的半导体器件，并提供其制造方法。根据实施例的半导体器件包括第一半导体区域，第二半导体区域，第三半导体区域，第一电极，第一绝缘部分和第二绝缘部分。第一半导体区域是具有碳化硅的第一导电型区域。第二半导体区域是具有碳化硅并设置在第一半导体区域上的第二导电型区域。第三半导体区域是具有碳化硅并设置在第二半导体区域上的第一导电型区域。第一电极设置在第一半导体区域，第二半导体区域和第三半导体区域上，并且其两端位于第三半导体区域上。第一绝缘部分沿着第一表面与第三半导体区域上的第一电极并置。第二绝缘部分设置在第一电极和第一半导体区之间以及第一电极和第一绝缘部分之间。

10. 发明专利

JP2007003327A Method and device for evaluating semiconductor element 有权
标题翻译：用于评估半导体元件的方法和装置
公开(公告)号：JP2007003327A
公开(公告)日：2007-01-11
申请号：JP2005183235
申请日：2005-06-23
申请人： Toshiba Corp , 株式会社東芝
发明人： IIJIMA RYOSUKE , KOYAMA MASATO
IPC分类号： G01R31/26 , H01L21/66 , H01L29/78
CPC分类号： G01R31/2621 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a method and device for evaluating a semiconductor element allowing single pulse measurement, and capable of measuring an inversion layer carrier density Ns and an inversion layer sheet resistivity ρ ch in the same measuring system. SOLUTION: This device for evaluating the semiconductor element of the present invention is provided with a pulse generator connected electrically to a gate electrode of a field effect transistor, the first current/voltage converter having an input terminal connected electrically to the first source/drain area of the field effect transistor, a switch connected electrically to the second source/drain area of the field effect transistor, and allowing selection between connection and disconnection, and the second constant voltage source connected electrically to the second source/drain area via the switch. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种用于评估允许单次脉冲测量的半导体元件的方法和装置，并且能够测量反转层载流子密度Ns和反转层片电阻率ρ ch 相同的测量系统。解决方案：本发明的半导体元件的评价装置具有与场效应晶体管的栅电极电连接的脉冲发生器，第一电流/电压转换器具有与第一源电连接的输入端漏极区域，与场效应晶体管的第二源极/漏极区域电连接的开关，并且允许连接和断开之间的选择，并且第二恒定电压源通过电连接到第二源极/漏极区域经由开关。版权所有（C）2007，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式