专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2018186297A 半導体装置审中-公开
公开(公告)号：JP2018186297A
公开(公告)日：2018-11-22
申请号：JP2018145209
申请日：2018-08-01
申请人：株式会社半導体エネルギー研究所
发明人：山崎舜平 , 秋元健吾 , 小森茂樹 , 魚地秀貴 , 二村智哉 , 笠原崇廣
IPC分类号： H01L27/06 , H01L27/088 , H01L21/822 , H01L27/04 , G09F9/30 , G09F9/00 , G02F1/1345 , G02F1/1368 , H01L51/50 , H05B33/14 , H01L27/32 , H01L29/786
CPC分类号： H01L27/1225 , H01L27/124 , H01L27/1244 , H01L27/127 , H01L29/1054 , H01L29/20 , H01L29/24 , H01L29/7869
摘要：【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適切な構成を備え、占有面積が小さい保護回路等が必要となる。【解決手段】ゲート電極111を被覆するゲート絶縁層102と、ゲート絶縁層102上においてゲート電極111と重畳する第1酸化物半導体層113と、第1酸化物半導体層 113上においてゲート電極と端部が重畳し、導電層と第2酸化物半導体層が積層された第1配線層117a及び第2配線層117bとを有する非線形素子170aを用いて保護回路を構成する。非線形素子のゲート電極を走査線又は信号線と接続し、ゲート電極の電位を印加するための非線形素子の第1配線層又は第2配線層とゲート電極層の接続を直接接続することで、接続抵抗の低減による安定動作と接続部分の占有面積の縮小を図る。【選択図】図5

2. 发明专利

JP6293443B2 半導体装置有权
公开(公告)号：JP6293443B2
公开(公告)日：2018-03-14
申请号：JP2013194755
申请日：2013-09-20
申请人：株式会社半導体エネルギー研究所
发明人：山崎舜平
IPC分类号： H01L21/336 , G09F9/30 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/786
CPC分类号： H01L29/7869 , H01L29/1054 , H01L29/78696

3. 发明专利

JP2018026564A 半導体装置、半導体装置の作製方法审中-公开
公开(公告)号：JP2018026564A
公开(公告)日：2018-02-15
申请号：JP2017152908
申请日：2017-08-08
申请人：株式会社半導体エネルギー研究所
发明人：山崎舜平 , 栃林克明 , 塩濱健一
IPC分类号： H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/8242 , H01L27/108 , H01L29/786
CPC分类号： H01L27/1225 , H01L21/44 , H01L21/467 , H01L21/477 , H01L27/1207 , H01L27/1259 , H01L29/1054 , H01L29/24 , H01L29/42376 , H01L29/4238 , H01L29/45 , H01L29/66969 , H01L29/78618 , H01L29/78645 , H01L29/78648 , H01L29/7869 , H01L29/78696
摘要：【課題】良好な信頼性を有し、長期間のデータ保持が可能な半導体装置を提供する。【解決手段】第1のゲート電極と、第1のゲート電極上の第1のゲート絶縁体と、第1のゲート絶縁体上の第1の酸化物と、第1の酸化物上の第2の酸化物及び第3の酸化物と、第2の酸化物上の第1の導電体と、第3の酸化物上の第2の導電体と、第1の酸化物、第1の導電体、及び第2の導電体上の第4の酸化物と、第4の酸化物上の第2のゲート絶縁体と、第2のゲート絶縁体上の第2のゲート電極と、を有し、第1の導電体は、第2の酸化物の上面と、第2の酸化物の第3の酸化物と対向する側面と、第1の酸化物の上面の一部と、に接し、第2の導電体は、第3の酸化物の上面と、第3の酸化物の第2の酸化物と対向する側面と、第1の酸化物の上面の一部と、に接し、第4の酸化物は、第1の導電体と第2の導電体の間に位置する第1の酸化物の上面の一部と接する。【選択図】図1

4. 发明专利

JP6271356B2 半導体装置の製造方法有权
公开(公告)号：JP6271356B2
公开(公告)日：2018-01-31
申请号：JP2014140042
申请日：2014-07-07
申请人：株式会社東芝
发明人：西尾譲司 , 清水達雄 , 四戸孝
IPC分类号： H01L29/12 , H01L29/78 , H01L29/739 , H01L21/20 , H01L21/329 , H01L29/868 , H01L29/861 , H01L29/06 , H01L21/265
CPC分类号： H01L21/324 , H01L21/02378 , H01L21/02433 , H01L21/02529 , H01L21/046 , H01L29/045 , H01L29/1054 , H01L29/1608 , H01L29/32 , H01L29/6606 , H01L29/66068 , H01L29/7802 , H01L29/8613

5. 发明专利

JP2017220595A 電子デバイス审中-公开
公开(公告)号：JP2017220595A
公开(公告)日：2017-12-14
申请号：JP2016114737
申请日：2016-06-08
申请人：日本電波工業株式会社
发明人：新井淳一 , 西脇正一 , 永田大策
IPC分类号： H03B5/32 , H01L23/04 , H05K1/14 , H05K3/34 , H01L23/02
CPC分类号： H01L21/823807 , H01L21/823842 , H01L23/5227 , H01L24/06 , H01L27/092 , H01L29/1054 , H01L23/49827
摘要：【課題】外形寸法精度を確保しつつ、支柱を孔部に容易に挿入可能な構成とすることにより製造コストが低減可能な電子デバイスを提供する。【解決手段】孔部11、21、31を備える基板10、20、30が、孔部11、21、31に支柱40が挿入された状態でそれぞれ離間して保持される電子デバイス100であって、孔部21は、基板20の支柱40が挿入される側の表面から孔部21の中心部分21Cに向けて傾斜するテーパ面Tを有する。【選択図】図1

6. 发明专利

JP2017147458A 集積回路のトランジスタ構造审中-公开
公开(公告)号：JP2017147458A
公开(公告)日：2017-08-24
申请号：JP2017079449
申请日：2017-04-13
申请人：台湾積體電路製造股▲ふん▼有限公司 , Taiwan Semiconductor Manufacturing Company,Ltd.
发明人：張志豪 , 許俊豪 , 王建▲くん▼ , 葉致▲かい▼ , 張致祥
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/785 , H01L21/18 , H01L29/161 , H01L29/165 , H01L29/66575 , H01L29/66628 , H01L29/7848 , H01L21/0245 , H01L21/02488 , H01L21/02502 , H01L21/02532 , H01L29/1054 , H01L29/66636 , H01L29/66772 , H01L29/66795
摘要：【課題】SiGeストレッサの形成方法と集積回路のトランジスタ構造を提供する。【解決手段】SiGeストレッサを形成する方法であって、前記方法は、ソース領域とドレイン領域間にチャネルを有する半導体基板上のソース領域とドレイン領域の少なくとも1つに第1SiGe層を堆積するステップ、及び前記第1SiGe層の上部を酸化層に変換し、前記第1SiGe層の底部を第2SiGe層に変換するステップを含み、前記第2SiGe層は、前記第1SiGe層より高いGe濃度を有する方法。【選択図】図1C

7. 发明专利

JP2017126747A 酸素源としてのN2Oを使用する原子層構造を包含する半導体デバイスの製造方法有权
公开(公告)号：JP2017126747A
公开(公告)日：2017-07-20
申请号：JP2017003204
申请日：2017-01-12
申请人：アトメラインコーポレイテッド
发明人：ロバートスティーヴンソン , ナイルスコーディ
IPC分类号： H01L21/205
CPC分类号： H01L21/02507 , H01L21/0245 , H01L21/02488 , H01L21/0262 , H01L29/1054 , H01L29/152 , H01L29/78 , H01L29/7786 , H01L29/7842
摘要：【課題】半導体デバイスにおける電荷キャリアの移動度を増加させるための材料工学におけるかなりの努力にもかかわらず、依然としてより大きな改善が必要である。【解決手段】半導体デバイスを作製する方法は、半導体処理チャンバ内の半導体基板上に複数の離間した構造を形成するステップであって、各構造は、複数の積層された層のグループを包含するステップを包含してよい。層の各グループは、ベース半導体部分を定義する積層ベースシリコン単分子層と、隣接ベースシリコン部分の結晶格子内に拘束された少なくとも1つの酸素単分子層とを包含してよい。さらにまた、酸素単分子層は、酸素源としてN 2 Oを使用して形成されてよい。【選択図】図1

8. 发明专利

JP2017504951A プレーナ型異種デバイス有权
标题翻译：平面异构设备
公开(公告)号：JP2017504951A
公开(公告)日：2017-02-09
申请号：JP2016526310
申请日：2013-12-18
申请人：インテル・コーポレーション
发明人：ジュン、キミン , モロー、パトリック
IPC分类号： H01L21/20 , H01L21/02 , H01L21/8238 , H01L27/08 , H01L27/092 , H01L27/12
CPC分类号： H01L29/1054 , H01L21/02524 , H01L21/02538 , H01L21/02551 , H01L21/76283 , H01L21/823412 , H01L21/8258 , H01L27/0922 , H01L27/1207 , H01L29/16 , H01L29/20 , H01L29/22 , H01L29/267 , H01L29/78
摘要：一実施形態において、第2の半導体層は、第1の半導体層の上に(例えば、複数の層転写技術を用いて)転写される。第2の層は、複数の所望のウェル内にパターニングされる。複数のウェルの間に、第1の層が露出する。S1及びS2の両方を含むプレーナ型異種基板を完成させるべく、露出された第1の層は転写された第2の層のレベルまでエピタキシャルに成長させられる。複数の異種材料は、例えば、III−V族又はIV族材料のうち1つから形成されたPチャネルデバイスが、III−V族又はIV族材料のうち1つから形成されたNチャネルデバイスと同一平面を成すように利用され得る。実施形態は、第1の層の上に転写されようとしている第2の層により、格子パラメータの適合を必要としない。また、バッファ及び/又はヘテロエピタキシーは存在しない(又はほとんど存在しない)。他の複数の実施形態は本明細書で説明される。
摘要翻译：在一个实施例中，第二半导体层，所述第一半导体层上（例如，通过使用多个的层转移技术）转移。第二层中的多个所希望的孔的图案化。多个孔之间，所述第一层被暴露。为了完成含有S1和S2，其被暴露外延生长到已传送的第二层的电平的第一层平面异质衬底。多个不同的材料，例如，从一个形成在相同的P沟道器件是从III-V族或IV族材料的III-V族或IV族材料中的一种形成的N沟道器件它可以被用于形成一个平面。实施例中，第二层是约在第一层被转移，并且不需要的晶格参数的自适应。的缓冲液和/或异质外延不存在（或几乎没有任何）。本文描述的其他多个实施方案中。

9. 发明专利

JP2016139806A 半導体構造のドープ方法审中-公开
标题翻译：用于掺杂半导体结构的方法
公开(公告)号：JP2016139806A
公开(公告)日：2016-08-04
申请号：JP2016017995
申请日：2016-02-02
申请人：アイメック , IMEC
发明人：ロヘル・ロー , フレデリク・レイス , マッティ・カイマックス
IPC分类号： H01L21/22 , H01L21/26 , H01L21/225
CPC分类号： H01L29/66795 , H01L21/2254 , H01L21/2256 , H01L29/1054 , H01L29/66803 , H01L29/7842
摘要：【課題】核種(species)を歪み半導体層の中に導入する方法を提供する。【解決手段】露出した歪み半導体層を含む第1領域を備えた基板を反応チャンバの中に投入するステップと、少なくとも露出した歪み半導体層の上に、気相堆積(VPD)によって等方性の第1核種含有層を形成するステップと、続いて、第1熱処理を実施し、これにより第1核種含有層から第1核種の少なくとも一部を歪み半導体層の中に拡散し、歪み半導体層の中に拡散した第1核種の少なくとも一部を活性化するステップとを含む。【選択図】なし
摘要翻译：要解决的问题：提供将物质引入应变半导体层中的方法。解决方案：一种将物质引入应变半导体层的方法，包括以下步骤：在反应室中加载第一区域，该第一区域包括暴露的应变半导体层; 至少在暴露的应变半导体层上通过气相沉积（VPD）形成各向同性的第一种容纳层; 然后进行热处理，从而将第一种类的至少一部分从第一含物层扩散到应变半导体层中; 并激活应变半导体层中的扩散的第一种类的至少一部分。选择图：无

10. 发明专利

JP5917539B2 基板を処理する方法および基板有权
标题翻译：方法以及基板处理衬底
公开(公告)号：JP5917539B2
公开(公告)日：2016-05-18
申请号：JP2013538246
申请日：2011-11-08
申请人：ツルンユリオピスト
发明人：ラウッカネン、ペッカ , ローン、ヨウコ , プンキネン、マルコ , ツオミネン、マルユッカ , ツオミネン、ヴェイッコ , ダール、ヨニー , ヴァユリュネン、ユハニ
IPC分类号： H01L21/336 , H01L29/78 , H01L21/316
CPC分类号： H01L29/02 , H01L21/02046 , H01L21/02109 , H01L21/02172 , H01L21/02241 , H01L21/28264 , H01L21/31666 , H01L21/3245 , H01L29/1054 , H01L29/20 , H01L29/201 , H01L29/205

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式