专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015008539A プログラマブル論理の特定用途向け集積回路等価物および関連の方法有权
标题翻译：具有可编程逻辑和相关方法的特殊集成电路等效应用
公开(公告)号：JP2015008539A
公开(公告)日：2015-01-15
申请号：JP2014208874
申请日：2014-10-10
申请人：アルテラコーポレイションAltera Corporation , Altera Corp , アルテラコーポレイションAltera Corporation
发明人： CHUA KAR KENG , CHEUNG SAMMY , PHOON HEE KONG , TAN KIM PIN , GOAY WEI LIAN
IPC分类号： H03K19/173 , H03K19/177
CPC分类号： H03K19/177 , H03K19/1737
摘要：【課題】FPGAのASIC等価物をより効率的、経済的に提供すること。【解決手段】FPGAのASIC等価物の提供は、複数のいわゆるハイブリッド論理素子(HLE)を含むASICアーキテクチャを使用することによって、促進され、より効率的、経済的に実行される。各HLEは、FPGA論理素子(LE)の完全機能の一部を提供可能である。ユーザの論理設計を実装する各FPGA LEの機能は、ユーザの論理を再合成することなく単一または複数のHLEへとマッピング可能である。必要な数のHLEだけが、各LEの関数を実行するために使用される。LE間および(1)単一のHLEまたは(2)HLE群間の1対1の等価性によって、FPGA設計とASIC設計との間のいずれの方向においてもマッピングが(再合成することなく)促進される。【選択図】図3
摘要翻译：要解决的问题：更高效和经济地提供ASIC等效的FPGA。解决方案：通过使用包括多个所谓的混合逻辑元件（HLE）的ASIC架构，提供FPGA等效的FPGA，使其更加高效和经济），其中每一个可以提供FPGA逻辑元件（LE）的全部功能的一部分。实现用户逻辑设计的每个FPGA LE的功能可以映射到一个或多个HLE，而无需用户逻辑的合成。只有使用必要的HLE才能执行每个LE的功能。每个LE和（1）一个HLE或（2）一组HLE之间的一对一等效有助于在FPGA和ASIC设计之间的任何方向上的映射（无需再合成）。

2. 发明专利

JP2006310843A Method and device for interrupting power supply to structured application specific integrated circuit programmably 审中-公开
标题翻译：将电源中断到结构化应用特定集成电路程序的方法和装置
公开(公告)号：JP2006310843A
公开(公告)日：2006-11-09
申请号：JP2006114974
申请日：2006-04-18
申请人： Altera Corp , アルテラコーポレイションAltera Corporation
发明人： PHOON HEE KONG , CHUA KAR KENG
IPC分类号： H01L21/82 , H01L21/822 , H01L25/04 , H01L25/18 , H01L27/04
CPC分类号： H03K19/1735
摘要： PROBLEM TO BE SOLVED: To provide a method and a device for interrupting power supply to a structured application specific integrated circuit programmably.
SOLUTION: The structured application specific integrated circuit device comprises a plurality of base semiconductor layers, and a plurality of base metallization layers. The plurality of base layers form at least one hard circuit block at a first position, a first part of a first metallization base layer at the first position is constituted as a first global power bus line for the device, a second part of a second metallization base layer at the first position is constituted as a first local power bus line for at least one hard circuit block, and a third of a third base layer includes a plurality of base metallization layers which can be programmed to control connection between the first and second parts so that power supply to at least one hard circuit block can be interrupted programmably.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种可编程地中断对结构化专用集成电路的电源的方法和装置。解决方案：结构化专用集成电路器件包括多个基极半导体层和多个基底金属化层。多个基层在第一位置形成至少一个硬电路块，第一位置处的第一金属化基层的第一部分被构成用于器件的第一全局电源总线，第二部分第二金属化第一位置的基层被构造为用于至少一个硬电路块的第一局部电力总线，并且第三基极层中的第三基极层包括多个基底金属化层，其可以被编程以控制第一和第二电极之间的连接使得至少一个硬电路块的电源可以被可编程地中断。版权所有（C）2007，JPO＆INPIT

3. 发明专利

JP2012157054A Application-specific integrated circuit equivalent of programmable logic and associated method 有权
标题翻译：具有可编程逻辑和相关方法的特殊集成电路等效应用
公开(公告)号：JP2012157054A
公开(公告)日：2012-08-16
申请号：JP2012087199
申请日：2012-04-06
申请人： Altera Corp , アルテラコーポレイションAltera Corporation
发明人： CHUA KAR KENG , CHEUNG SAMMY , PHOON HEE KONG , TAN KIM PIN , GOAY WEI LIAN
IPC分类号： H03K19/177 , H03K19/173
CPC分类号： H03K19/177 , H03K19/1737
摘要： PROBLEM TO BE SOLVED: To provide ASIC equivalents of FPGAs more efficiently and economically.SOLUTION: Providing ASIC equivalents of FPGAs is facilitated and made more efficient and economical by using an ASIC architecture including a plurality of so-called hybrid logic elements (HLEs), each of which can provide a portion of the full functionality of an FPGA logic element (LE). The functionality of each FPGA LE implementing a user's logic design can be mapped to one or more HLEs without resynthesis of the user's logic. Only as many HLEs as are necessary are used to perform the functions of each LE. The one-for-one equivalence between each LE and either (1) one HLE or (2) a group of HLEs facilitates mapping (without resynthesis) in either direction between FPGA and ASIC designs.
摘要翻译：要解决的问题：更高效，更经济地提供ASIC等效的FPGA。解决方案：通过使用包括多个所谓的混合逻辑元件（HLE）的ASIC架构，促进提供ASIC等效的FPGA以使其更有效和经济，每个ASIC架构可以提供一部分全部功能 FPGA逻辑元件（LE）。实现用户逻辑设计的每个FPGA LE的功能可以映射到一个或多个HLE，而无需用户逻辑的合成。只有使用必要的HLE才能执行每个LE的功能。每个LE和（1）一个HLE或（2）一组HLE之间的一对一等效有助于在FPGA和ASIC设计之间的任一方向上的映射（不再合成）。版权所有（C）2012，JPO＆INPIT

4. 发明专利

JP2006310840A Mask-programmable logic device with programmable i/o port 审中-公开
标题翻译：具有可编程I / O端口的可编程逻辑器件
公开(公告)号：JP2006310840A
公开(公告)日：2006-11-09
申请号：JP2006111406
申请日：2006-04-13
申请人： Altera Corp , アルテラコーポレイションAltera Corporation
发明人： PHOON HEE KONG , YAP KIAN CHIN
IPC分类号： H01L21/82 , H03K19/173
CPC分类号： H03K19/17748 , H03K19/17744 , H03K19/17796
摘要： PROBLEM TO BE SOLVED: To maximize a part available for user logic design of a mask-programmable logic device.
SOLUTION: The mask-programmable logic device (30) includes a macro cell having an external I/O port (330) and performs "place and route" programming by adding a metallization layer. A programmable "fixed" layer (36) "floats" that layer and when the macro cell is not employed, the external I/O port can be separated from the reminder of macro cells so that a signal routed through the external I/O port can reduce interruption of route. Furthermore, the macro cell has at least one internal I/O port, and a programmable "fixed" layer which can be used to control an internal I/O port connected with an external I/O port.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：为了最大化可用于掩模可编程逻辑器件的用户逻辑设计的部分。掩模可编程逻辑器件（30）包括具有外部I / O端口（330）的宏单元，并通过添加金属化层进行“放置和布线”编程。可编程“固定”层（36）“浮动”该层，并且当不使用宏小区时，外部I / O端口可以与宏小区的提醒分离，使得通过外部I / O端口路由的信号可以减少路由中断。此外，宏小区具有至少一个内部I / O端口和可编程“固定”层，可用于控制与外部I / O端口连接的内部I / O端口。版权所有（C）2007，JPO＆INPIT

5. 发明专利

JP2014131365A Application-specific integrated circuit equivalent of programmable logic and associated method 审中-公开
标题翻译：具有可编程逻辑和相关方法的特殊集成电路等效应用
公开(公告)号：JP2014131365A
公开(公告)日：2014-07-10
申请号：JP2014081749
申请日：2014-04-11
申请人： Altera Corp , アルテラコーポレイションAltera Corporation
发明人： CHUA KAR KENG , CHEUNG SAMMY , PHOON HEE KONG , TAN KIM PIN , GOAY WEI LIAN
IPC分类号： H03K19/173
CPC分类号： H03K19/177 , H03K19/1737
摘要： PROBLEM TO BE SOLVED: To provide an ASIC equivalent of an FPGA more efficiently and economically.SOLUTION: Providing ASIC equivalents of FPGAs is facilitated and made more efficient and economical by using an ASIC architecture including a plurality of so-called hybrid logic elements (HLEs), each of which can provide a portion of the full functionality of an FPGA logic element (LE). The functionality of each FPGA LE implementing a user's logic design can be mapped to one or more HLEs without resynthesis of the user's logic. Only as many HLEs as are necessary are used to perform the functions of each LE. The one-for-one equivalence between each LE and either (1) one HLE or (2) a group of HLEs facilitates mapping (without resynthesis) in any direction between FPGA and ASIC designs.
摘要翻译：要解决的问题：更高效和经济地提供ASIC等效的FPGA。解决方案：通过使用包括多个所谓的混合逻辑元件（HLE）的ASIC架构，提供FPGA等效的FPGA，使其更加高效和经济），其中每一个可以提供FPGA逻辑元件（LE）的全部功能的一部分。实现用户逻辑设计的每个FPGA LE的功能可以映射到一个或多个HLE，而无需用户逻辑的合成。只有使用必要的HLE才能执行每个LE的功能。每个LE和（1）一个HLE或（2）一组HLE之间的一对一等效有助于在FPGA和ASIC设计之间的任何方向上的映射（无需再合成）。

6. 发明专利

JP2012235499A Application-specific integrated circuit equivalent of programmable logic and associated method 有权
标题翻译：具有可编程逻辑和相关方法的特殊集成电路等效应用
公开(公告)号：JP2012235499A
公开(公告)日：2012-11-29
申请号：JP2012153545
申请日：2012-07-09
申请人： Altera Corp , アルテラコーポレイションAltera Corporation
发明人： CHUA KAR KENG , CHEUNG SAMMY , PHOON HEE KONG , TAN KIM PIN , GOAY WEI LIAN
IPC分类号： H03K19/173 , H01L21/82 , H03K19/177
CPC分类号： H03K19/177 , H03K19/1737
摘要： PROBLEM TO BE SOLVED: To provide an ASIC equivalent of an FPGA more efficiently and economically.SOLUTION: Providing ASIC equivalents of FPGAs is facilitated and made more efficient and economical by using an ASIC architecture including a plurality of so-called hybrid logic elements (HLEs), each of which can provide a portion of the full functionality of an FPGA logic element (LE). The functionality of each FPGA LE implementing a user's logic design can be mapped to one or more HLEs without resynthesis of the user's logic. Only as many HLEs as are necessary are used to perform the functions of each LE. The one-for-one equivalence between each LE and either (1) one HLE or (2) a group of HLEs facilitates mapping (without resynthesis) in any direction between FPGA and ASIC designs.
摘要翻译：要解决的问题：更高效，更经济地提供ASIC等效的FPGA。解决方案：通过使用包括多个所谓的混合逻辑元件（HLE）的ASIC架构，促进提供ASIC等效的FPGA以使其更有效和经济，每个ASIC架构可以提供一部分全部功能 FPGA逻辑元件（LE）。实现用户逻辑设计的每个FPGA LE的功能可以映射到一个或多个HLE，而无需用户逻辑的合成。只有使用必要的HLE才能执行每个LE的功能。每个LE和（1）一个HLE或（2）一组HLE之间的一对一等效有助于在FPGA和ASIC设计之间的任何方向上的映射（无需再合成）。版权所有（C）2013，JPO＆INPIT

7. 发明专利

JP2006020329A Equivalent of application-specific integrated circuit of programmable logic, and relating method 有权
标题翻译：可编程逻辑应用特定集成电路的等效性及相关方法
公开(公告)号：JP2006020329A
公开(公告)日：2006-01-19
申请号：JP2005193749
申请日：2005-07-01
申请人： Altera Corp , アルテラコーポレイションAltera Corporation
发明人： CHUA KAR KENG , CHEUNG SAMMY , PHOON HEE KONG , TAN KIM PIN , GOAY WEI LIAN
IPC分类号： H03K19/173 , H01L21/82
CPC分类号： H03K19/177 , H03K19/1737
摘要： PROBLEM TO BE SOLVED: To provide an ASIC equivalent of an FPGA effectively and economically. SOLUTION: Provision for the ASIC equivalent of the FPGA is improved and performed effectively and economically, by using an ASIC architecture including a plurality of so called hybrid logic element (HLE). Each HLE can provide a part of a perfect function of the FPGA logic element (LE). Each function of the FPGA LE mounting logic design of a user can be mapped to a single or a plurality of HLEs, without recombining a logic of the user. Only the required number of the HLE can be used for performing the functions for each LE. The mapping in any one direction can be improved (without recombining), between FPGA design and ASIC design by equivalence of one versus one between LEs, and between (1) single HLE and (2) inter-HLE group. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：为FPGA提供有效和经济的ASIC等价物。解决方案：通过使用包含多个所谓的混合逻辑元件（HLE）的ASIC架构，可以有效和经济地改进和执行ASIC等效FPGA的规定。每个HLE都可以提供FPGA逻辑元件（LE）的完美功能的一部分。可以将用户的FPGA LE安装逻辑设计的每个功能映射到单个或多个HLE，而不会重新组合用户的逻辑。只有所需数量的HLE才能用于执行每个LE的功能。在任何一个方向上的映射可以通过在LE之间的一对一之间以及（1）单个HLE和（2）HLE组之间的等效性来改进（不重新组合）FPGA设计和ASIC设计之间的映射。版权所有（C）2006，JPO＆NCIPI

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式